多阶存储单元内存装置的操作方法及应用该方法的集成电路制造方法及图纸

一种用以在一内存数组中决定读取电压容限的方法，其比较从自内存数组中读取的数据产生的已读总和码与加载数据产生的期望总和码。读取电压（Ｖｔ）是阶梯状，且已读总和码与期望总和码比较，以决定提供与总和码匹配的Ｖｔ范围。多个读取电压容限（亦即在ＭＬＣ内存数组的多个编程电平之间的读取电压容限）在Ｖｔ阶梯状地横越过其范围时，以平行方式来决定。

【技术实现步骤摘要】

本专利技术是有关于基于多层单元(MLC)的内存装置，且特别是有关于用以 读取MLC式内存装置的技术。
技术介绍
已知的闪存单元储存一浮置栅构造或其它电荷储存构造上的电荷。内储 电荷改变此内存单元的阈值电压(Vth)。在一读取动作中， 一读取电压被施加 至此内存单元的4册极，而此内存单元是否导通(例如传导电流)，或者所传导的 电流量，表示此内存单元的编程状态。举例而言，在读取动作期间传导相当高电流的一内存单元可能被指定r的数字数值，而在读取动作期间传导非常 小或没有传输电流的一内存单元可能被指定o的数字数值。电荷被加至此电 荷储存构造以及从此电荷储存构造被移除，用以编程与擦除此内存单元，亦即，将此储存值从1改变至0。此电荷藉由此电荷储存构造而被维持，直到此内存单元被擦除为止，在不需要连续施加电力的情况下维持此数据状态， 对于闪存应用而言是非常受欢迎的。可以通过提供选择性不同的数量的电荷至电荷储存构造上来表示(储存)多个数据值的MLC已逐渐发展。基本上，少许负电荷略微增加内存单元的 Vth,且更多负电荷更进一步增加Vth。 一读取动作用以决定此内存单元已被 充电(编程)至何种状态。举例而言，在储存2位的数据的四电平单元中，假设储存构造上的状态)的阈值电压，Vth,表示在相当少量的负电荷已被传输至电 荷储存构造上时的阈值电压，Vth2表示在更多负电荷已被传输至电荷储存构 造上时的阈值电压，且Vth3表示在更多负电荷已被传输至电荷储存构造上时 的阈值电压。施加在Vtho与Vth!之间的一读取(字线或门)电压并经由此装置 感测电流，将表示此装置是否已被编程，然后，施加在Vth,与Vth2之间的一 字线电压并感测此装置是否已经导通，将表示此装置是否已被编程成第一电 平或第二电平等等。或者，施加一固定字线电压，而此单元所传导的电流与三个参考电流同时比较。依此方式，可以在一个读取动作中感测此MLC所有四个电平。结合MLC的内存数组通常以熟知方式读取，此熟知方式是施加一读取电 压(Vt)至一选择字线，然后感测耦合至MLC区块的位线上的电流或电压， MLC区块通过使用一排感测放大器而由字线启动。典型的读取动作是页面 式。举例而言，二千兆位(2Gb)的内存装置(或IC中的内存数组)可被设计成 128,000个两千字节(2KB)页面。所感测的数值加载至一数据锁存器或緩冲 器，如熟悉闪存装置的技术人员所熟知的。举例而言，请参见在2003年3月 25日授权给Parker的美国专利第6，538，923号。 一页面接着以在匹配感测放 大器的数目的区块上的操作顺序被编程并读取。感测放大器在多个电平的连 续读取动作的情况下包含一基准，或用以平行读取此多个电平的一组基准， 此位线的电压或电流与此基准或此组基准比较，藉以检测此单元的Vth，因 而才全测此内存状态。然而，在一数组内与在单一页面的数组内的被编程成一特定内存状态的 这些单元的Vth可以遍及阈值电压的分布内变化。因此，被施加以读取一MLC 的一读取电压或用来感测一MLC的输出电流的一参考电流，必须落在在多个 编程电平的Vth电压分布间的间距之内。此种间距以读取电压范围或读取容 限表示。确认MLC装置具有足够读取电压范围是很重要的。界的读取容限的已知技术是费时的且使用很多储存容量(测试器内存)以便为 不同编程电平登录从芯片读取的数据。因此，需要一种能避免这些已知技术 的问题的用以决定读取容限的技术。
技术实现思路
根据本专利技术，提出一种操作一内存数组的方法，内存数组包含MLC,每 单元储存多个位。此方法用以决定横越过此数组的多个阈值电平的读取容限， 并包含以下步骤执行一编程操作以储存一已知数据集于此数组中的一受测 区块，而在此受测区块中的每个单元储存一组多个位码中的一码，其中在这 组多个位码中的每个位码对应至可#1编程于此单元中的多个阈值电平之一。 关于2位码，这组多个位码有四个2位码，并4吏用于内存单元的四个阈值电 平以表示这四个码。在已知数据集中的多个位码包含对应于一第 一 阈值电平且以如说明于此的一期望总和码表示的已知总数的码，以及对应于一第二阈 值电平的已知总数的码等等。在执行此编程操作之后，使用一第一字线电压 读取此受测区块，决定表示被编程成一第一编程电平的一第一内存单元数目 的一第一已读总和，并决定表示被编程成第二编程电平的一第二数目的单元 的 一第二已读总和。第 一 已读总和码与关于第 一 阈值电平的第 一 已知总数比 较，而第二已读总和码与关于第二阈值电平的第二已知总数比较，用以提供 总和码比较信息。字线电压达到一特定范围的电压以小增量呈阶梯状变化， 或达到此特定范围的一部分呈阶梯状变化，而已读总和码及/或比较信息是每 个阶梯状的电压登录。于一特定实施例中，字线电压系达到一特定范围的字线电压，例如以100mV的步阶呈阶梯状变化。关于此范围的字线电压的登 录的已读总和码及/或比较信息，用以决定在第 一编程电平与第二编程电平之 间的一读取范围，其中此读取范围是一定范围的字线电压，而在此范围内， 所施加的字线电压电平产生数个总和码，这些总和码与在此数组的受测区块 之内的已知总数相匹配。在一特定实施例中，此内存数组包含每单元两个位的多层单元(MLC), 且数据集具有对应于一第三阈值电平的码的一第三已知总数。在此情况下， 第一已知总数表示被编程成第一编程电平、第二编程电平或第三编程电平的 多个MLC，而第二已知总数表示被编程成第二编程电平或第三编程电平的多 个MLC。除了第一已读总和码与第二已读总和码以外，又计算一第三已读总 和码。第三已读总和码表示位于第三编程电平的一第三MLC数目，第一已读 总和码表示位于第 一编程电平、第二编程电平以及第三编程电平的一第一 MLC读取数目，而第二已读总和码表示位于第二编程电平与第三编程电平的 一第二MLC读取数目。第一已读总和码与第一已知总数作比较，第二已读总 和码与第二已知总数作比较，而第三已读总和码与第三已知总数作比较，用以提供第 一总和码比较信息。在一特定实施例中，单元的受测区块是一页面的多层单元(MLC)内存装 置，或一读取动作的一内存数组主题的另一部分，且一页面读取范围使用总 和码及/或比较信息而在第 一编程电平与第二编程电平之间决定。页面读取范 围是后来的页面读取动作储存。或者，内存数组的受测区块是一页面的MLC 内存装置的一部分。在一特定实施例中，内存数组的受测区块是一种两千字节(214位)页面，而已读总和码包含15位<0: 14〉关于储存于N电平单元中的每一个N-1电平。 因此，对于四电平单元，可产生三个已读总和码，而对于2K字节页面，对 于总数为45位的数据每个页面(2K字节页面储存16K位)可产生三个15位已 读总和码。因此，更一般言，对于包含2^位的测试区块，第一已读总和码、 第二已读总和码及第三已读总和码包含各个N位码。用以供容限测试或容限 搜寻用的分析，如说明于此地于此组N位码，而非于此组2^M立的数据上而 完成，实质上降低测试处理所需要的内存资源。总和码及/或比较信息亦可选择地用以确认正确的编程操作。举例而言， 如果已读总和码低于期望(已知)总和码，则可将另一编程脉沖施加至此内存数 组中的被选择的内存本文档来自技高网...

【技术保护点】
一种集成电路，包含：一内存数组，位于该集成电路上；以及该集成电路上的逻辑，其被设计成用于：将一数据集编程成该内存数组中的一内存单元区块，其中该内存单元区块包含多个内存单元；在多个字线电压的范围内，重复读取位于这些字线电压的该内存单元区块，为在该范围内的各个字线电压，计算已读总和码信息，其表示位于第一编程电平的一已读内存单元数目与位于第二编程电平的一已读内存单元数目；及执行储存该集成电路上的已读总和码信息与提供该已读总和码信息至该集成电路上的一输出的至少一个操作。

【技术特征摘要】
US 2006-10-23 11/551,9741.一种集成电路，包含一内存数组，位于该集成电路上；以及该集成电路上的逻辑，其被设计成用于将一数据集编程成该内存数组中的一内存单元区块，其中该内存单元区块包含多个内存单元；在多个字线电压的范围内，重复读取位于这些字线电压的该内存单元区块，为在该范围内的各个字线电压，计算已读总和码信息，其表示位于第一编程电平的一已读内存单元数目与位于第二编程电平的一已读内存单元数目；及执行储存该集成电路上的已读总和码信息与提供该已读总和码信息至该集成电路上的一输出的至少一个操作。2. 如权利要求1所述的集成电路，包含该集成电路上的逻辑，用以分析 该已读总和码信息并提供一通过/失败结果。3. 如权利要求1所述的集成电路，其中该逻辑储存期望的总和码信息， 其表示为该数据集被编程成一第一编程电平的一第一内存单元数目，以及该 数据集被编程成第二编程电平的一第二内存单元数目，且该逻辑包含比较该 已读总和码信息与期望的总和码信息的逻辑。4. 如权利要求1所述的集成电路，其中该内存单元区块由一页面的多层 单元MLC所组成。5. 如权利要求1所述的集成电路，其中 该内存区块包含具有四个编程电平的多层单元；且 该已读总和码信息包含 一第一已读总和码，其表示在该第一编程电平被感测到的区块中的第一内存单元数目； 一第二已读总和码，其表示关于该 已知数据集的内存单元的该第一数目与在该第二编程电平被感测到的区块中 的第二内存单元数目的总和；以及一第三已读总和码，其表示内存单元的该第一数目，内存单元的该第二数目与在该第三编程电平^^感测到的该区块中 的内存单元的第三数目的总和。6. 如权利要求5所述的集成电路，其中该区块包含2^个位，且该第一 已读总和码、该第二已读总和码以及该第三已读总和码包含各自的N个位码。7. 如权利要求1所述的集成电路，包含一排感测放大器，在所述范围内 的字线电压的施加期间，这些感测放大器被配置以平行比较来自该区块中的 一选择单元的 一 电流与多个基准，用以表示该选择单元的编程电平。8. 如权利要求1所述的集成电路，包含一排感测放大器，这些感测放大 器被配置以比较来自该区块中的 一选择单元的 一 电流与 一第 一基准值、 一第 二基准值以及一第三基准值，用以产生表示该选择单元的一编程状态的两位 数据输出。9. 如权利要求1所述的集成电路，包含决定该已读总和码是否匹配期望 的总和码信息的逻辑，而如果该已读总和码并不匹配，则将一额外编程过程 应用至该内存单元区块。10. —种内存数组的操作方法，包含以下步骤 将一 已知数据集编程成一 内存区块；提供期望的总和码信息，其指示为该已知数据集被编程成一第 一编程电 平的一第一内存单元数目，以及为该已知数据集被编程成第二编程电平的一 第二内存单元数目；执行一测试过程，其包含在多个字线电压的范围内重复地读取位于这 些字线电压的该内存区块；为该范围内的各个字线电压计算已读总和码信息， 其指示位于第一编程电平的已读数目的内存单元及位于第二编程电平的已读 数目的内存单元；以及比较期望的总和码信息与该已读总和码信息，以为在 该范围内的各个字线电压提供总和码比较信息；以及分析该总和码比较信息，用以决定该内存区块的 一读取容限。11. 如权利要求IO所述的操作方法，其中该内存数组包含多个区块，且 该方法进一步包括对该多个区块执行所述编程、提供、执行与分析步骤，用 以决定该多个区块的任何一个是否具有不符合规格的一读取容限。12. 如权利要求IO所述的操作方法，进一步包含登录该已读总和码信息 的步骤。13. 如权利要求IO所述的操作方法，其中该内存区块由一内存装置中的 一页面的多层单元MLC所组成。14. 如权利要求13所述的操作方法，进一步包含藉由使用该读取容限读 取该页面的步骤。15. 如权利要求IO所述的操作方法，其中该内存区块是一页面的一MLC 内存装置的一部分。16. 如权利要求IO所述的操作方法，其中 该内存区块包含具有四个编程电平的多层单元；该期望的总和码信息包含 一第一期望总和码，其表示该已知资料集被 编程成一第一编程电平的一第一内存单元数目； 一第二期望总和码，其表示 该第一内存单元数目与该已知数据集被编程成一第二编程电平的一第二内存 单元数目的总和；以及一第三期望总和码，其表示该第一内存单元数目、该 第二内存单元数目与该已知数据集被编程成一第三编程电平的...

【专利技术属性】
技术研发人员：何文乔，张钦鸿，刘正淇，张坤龙，洪俊雄，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]