多级半导体存储装置及其编程方法制造方法及图纸

提供一种多级半导体存储装置及其编程方法，在示例性实施例中，将ｎ比特数据编程到半导体存储装置的方法可包括：从第一锁存器输出已写入存储单元的所述数据的第一比特；将所述数据的第一比特存储到第三锁存器；将所述数据的第二比特存储到第一锁存器；从第一锁存器输出所述数据的第二比特；将所述数据的第二比特存储到第二锁存器；参照存储在第三锁存器中的所述数据的第一比特的数据存储状态，将存储在第二锁存器中的所述数据的第二比特写入存储单元。

【技术实现步骤摘要】

涉及一种对多级半导体存储器装置编程的方法和多级半导体存储装置。
技术介绍
非易失性存储装置可对数据进行电擦除和编程，并且即使对其不施加电 也可保持存储的数据。典型的非易失性存储装置是闪存装置。闪存装置的每个存储单元包括具有控制栅极、浮置栅极以及源极和漏极区域的单元晶体管。通过Fowler-Nordheim ( F-N)隧穿来对单元晶体管进行 编程和擦除。通过对单元晶体管的控制栅极施加地电压并对半导体基底(或体)施加 比供电电压高的电压来执行擦除操作。在擦除偏置的条件下，由于浮置栅极 和体之间的大的电压差，在所述浮置栅极和体之间形成强电场，结果由于F-N隧穿使浮置栅极中的电子被释放到体中。被擦除的单元晶体管的阈值电压为 负值。通过将比供电电压高的电压施加到控制4册极并将地电压施加到漏极和体 来执行单元晶体管的编程操作。在编程偏置条件下，通过F-N隧穿电子被注 入到单元晶体管的浮置栅极。被编程的单元晶体管的阈值电压为正值。近来，为了进一步提高闪存装置的集成度，已经研究出能够在单个存储 单元中存储多个数据的多级闪存装置。在多级闪存装置中，可在每个存储单 元中存储多个比特(至少两个比特)。存储多个比特的存储单元被称为多级单 元。存储单个比特的存储单元被称为单级单元。由于多级单元存储多个比特， 因此多级单元具有两个或更多个阈值电压分布，并且具有分别与所述两个或 更多个阈值电压分布对应的两个或更多个数据存储状态。以下，将描述在多 级闪存装置的一个存储单元中存储2比特数据的示例。然而，也可在多级闪 存装置的一个存储单元中存储三个或更多个比特数据。存储2比特的多级单元可具有四个数据存储状态，即，11, 01 10和oo。例如，ii可表示擦除状态，or io和oo可表示编程状 态。所述四个数据存储状态分别对应于多级单元的阈值电压分布。例如，如果多级单元的阈值电压分布分别为VTH1-VTH2 、 VTH3 -VTH4、 VTH5-VTH6和VTH7-VTH8,则数据存储状态11、 01、 10和00 分另'J对应于 VTH1-VTH2 、 VTH3-VTH4 、 VTH5-VTH6和 VTH7-VTH8。即，如果多级单元的阈值电压对应于所述四个阈值电压分布 中的一个，则11、 01、 10和00中的对应于阈值电压的2比特的 数据被存储在多级单元中。同时，当在多级单元中存储两个或更多个比特的数据时，通常所述两个 或更多个比特的数据对于每一个比特被顺序地存储在多级单元中。在此情况 下，当数据的第一比特之后的比特(例如，第二比特)被存储在多级单元中 时，参照第一比特的数据存储状态确定将被写入的第二比特的数据存储状态。 为了确定已被预先写入的第 一比特的数据存储状态，从多级单元读取第 一比 特的数据存储状态。然而，如果在数据写入操作期间从存储单元读取第二比 特的数据存储状态，则数据写入速度减慢。
技术实现思路
示例性实施例可提供一种使用三个锁存器的存储单元编程方法以及能够 对存储单元编程的半导体存储装置。在示例性实施中， 一种将n比特数据编程到半导体存储装置的方法可包 括将所述数据的第(k-l)比特存储到第一锁存器，其中，k为大于2的自 然数；将存储在第一锁存器中的所述数据的第(k-l)比特存储到第三锁存器； 将所述数据的第k比特存储到第一锁存器；将存储在第一锁存器中的所述数 据的第k-l比特存储到第二锁存器；参照存储在第三锁存器中的所述数据的 第(k-l)比特的数据存储状态，将存储在第二锁存器中的所述数据的第k比 特写入存储单元。在另 一示例性实施例中， 一种将n比特数据编程到半导体存储装置的方 法可包括从第一锁存器输出已写入存储单元的所述数据的第一比特；将所 述数据的第 一比特存储到第三锁存器；将所述数据的第二比特存储到第 一锁 存器；从第一锁存器输出所述数据的第二比特；将所述数据的第二比特存储到第二锁存器；参照存储在第三锁存器中的所述数据的第 一 比特的数据存储 状态，将存储在第二锁存器中的所述数据的第二比特写入存储单元。在示例性实施例中， 一种半导体存储装置可包括至少一个存储单元， 用于存储n比特的数据(n为大于3的自然数)；第一锁存器，用于接收并锁 存所述n比特数据，并输出所述n比特数据；第二锁存器，用于从第一锁存 器接收并锁存所述数据的第k比特，并输出所述数据的第k比特，其中，k 为大于2的自然数；第三锁存器，用于从第一锁存器接收并锁存所述数据的 第(k-l)比特，并输出所述数据的第(k-l)比特。参照第三锁存器锁存的所 述数据的第(k-l)比特的数据存储状态，将第二锁存器锁存的所述数据的第 k比特写入至少一个存储单元中。在另一示例性实施例中， 一种半导体存储装置可包括至少一个存储单 元，用于存储n比特数据(n为大于3的自然数)；第一锁存器，用于接收并 锁存所述n比特数据，并输出所述n比特数据；第二锁存器，用于从第一锁 存器接收并锁存所述数据的第一比特，并输出所述数据的第一比特；第三锁 存器，用于接收并锁存所述数据的第二比特，并输出所述数据的第二比特。 参照第三锁存器锁存的所述数据的第二比特的数据存储状态，将第二锁存器 锁存的所述数据的第 一 比特写入至少 一个存储单元中。附图说明通过下面结合附图对示例性实施例进行的详细描述，本专利技术的上述和其 它目的、特点和优点将会变得更加清楚，其中图1是能够使用两个锁存器对存储单元进行编程的传统半导体存储装置 的框图；图2是根据本专利技术的示例性实施例的能够使用三个锁存器对存储单元进 行编程的半导体存储装置的框图；图3是根据本专利技术的示例性实施例的使用三个锁存器的存储单元进行编 程方法的流程图；图4是在图2示出的半导体存储装置的电路图。具体实施方式 将参照附图以获得对示例性实施例的理解。 应该理解，尽管在这里使用术语第一、第二、第三等来描述多个元件、 部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不限 于这些术语。这些术语仅用于对一个元件、部件、区域、层或部分与另一个 元件、部件、区域、层和/或部分进行区分。因此，在不脱离本专利技术的教导的 情况下，下面讨论的第一元件、部件、区域、层和/或部分可被称为第二元件、 部件、区域、层和/或部分。在这里使用的术语仅用于描述特定实施例的目的，而不是为了进行限制。 这里使用的单数形式也包括复数形式，除非上下文另有清楚的指示。还应该 理解，当在本说明中使用术语包括时，其表示陈述的特征、整体、步骤、 操作、元件和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、 操作、元件、组件的存在或添加，和/或它们的组。除非另有定义，否则这里使用的所有术语(包括技术和科学术语)具有 与本领域的普通技术人员通常理解的含义相同的含义。还应该理解，除非这 里明确定义，否则术语(诸如在常用词典中定义的)应被解释为具有与所述 术语在相关领域的上下文中的含义一致的含义，而不应理想化或过于正式地 被理解。图1是使用两个锁存器对存储单元进行编程的传统半导体存储装置100的框图。参照图1，半导体存储装置100包括存储单元阵列MCA、第一锁存器 110和第二锁存器120。由多个比特构成的数据DATA被存储在包括在存储单 元阵列MCA的每个存储单元中。第本文档来自技高网...

【技术保护点】
一种将ｎ比特数据编程到半导体存储装置的方法，包括：　　　　将所述数据的第ｋ－１比特存储到第一锁存器，其中，ｋ为大于２的自然数；　　　　将存储在第一锁存器中的所述数据的第ｋ－１比特存储到第三锁存器；　　　　将所述数据的第ｋ比特存储到第一锁存器；　　　　将存储在第一锁存器中的所述数据的第ｋ比特存储到第二锁存器；　　　　参照存储在第三锁存器中的所述数据的第ｋ－１比特的数据存储状态，将存储在第二锁存器中的所述数据的第ｋ比特写入存储单元。

【技术特征摘要】
KR 2006-12-28 10-2006-01368211、一种将n比特数据编程到半导体存储装置的方法，包括将所述数据的第k-1比特存储到第一锁存器，其中，k为大于2的自然数；将存储在第一锁存器中的所述数据的第k-1比特存储到第三锁存器；将所述数据的第k比特存储到第一锁存器；将存储在第一锁存器中的所述数据的第k比特存储到第二锁存器；参照存储在第三锁存器中的所述数据的第k-1比特的数据存储状态，将存储在第二锁存器中的所述数据的第k比特写入存储单元。2、 如权利要求1所述的方法，还包括对k值和n值进行比较，n为大于3的自然数，其中，如果k值小于n 值，则将通过将k加'T，获得的值存储到第三锁存器。3、 如权利要求1所述的方法，还包括 将所述数据的第一比特存储在第一锁存器中。4、 如权利要求3所述的方法，还包括将存储在第 一锁存器中的所述数据的第 一 比特存储到第二锁存器和第三 锁存器。5、 如权利要求4所述的方法，还包括 将所述数据的第二比特存储到第 一锁存器。6、 如权利要求3所述的方法，还包括 将所述数据的第 一比特存储到第二锁存器；将存储在第二锁存器中的所述数据的第 一 比特写入存储单元。7、 如权利要求6所述的方法，还包括将存储在第 一锁存器中的所述数据的第二比特存储到第三锁存器。8、 一种将n比特数据编程到半导体存储装置的方法，包括 从第 一锁存器输出已写入存储单元的所述数据的第 一 比特； 将所述数据的第 一比特存储到第三锁存器；将所述数据的第二比特存储到第 一锁存器； 从第 一锁存器输出所述数据的第二比特； 将所述数据的第二比特存储到第二锁存器； 参照存储在第三锁存器中的所述数据的第一比特的数据存储状态，将存 储在第二锁存器中的所述数据的第二比特写入存储单元。9、 如权利要求8所述的方法，其中，所述第一比特和第二比特被写入至 少一个存储单元中。10、 一种半导体存储装置，包括至少一个存储单元，用于存储n比特数据，其中，n为大于3的自然数;第 一锁存器，用于接收并锁存所述n比特数据，并输出所述n比特数据；第二锁存器，用于从第一...

【专利技术属性】
技术研发人员：玄在雄，赵庆来，朴奎灿，朴允童，李忠浩，边成宰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]