一种集成电路器件（３００），包括磁性随机存取存储器（“ＭＲＡＭ”）结构（３１０）和至少一个电感元件（３１２，３１４），它们利用相同的制作工艺技术形成在相同的基板上。该电感元件可以是电感器或变压器，它形成在与ＭＲＡＭ结构的编程线相同的金属层上。除编程线层之外的任何可用金属层可以添加到电感元件中，以提高效率。ＭＲＡＭ结构（３１０）和电感元件（３１２，３１４）的同时制作有利于有效且低成本地利用基板的有效电路块上的可用物理空间，从而获得三维集成。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及电子器件。更具体而言，本专利技术涉及包括形 成在单个基板上的磁性随机存取存储器(MRAM，，)结构和电感器/ 变压器结构的集成电路。
技术介绍
MRAM是一种非易失性存储器技术，它采用磁性极化来存储数 据，这和老式的RAM技术是不同的，老式的RAM技术采用电子电 荷来存储数据。MRAM的一个主要优点在于，它是在没有施加系统 功率的情况下保存所存储数据的，因此，它是非易失性存储器。通 常，MRAM包括形成在半导体基板上的多个磁性单元，其中每个单 元表示一个数据位。通过改变单元内部的磁性元件的磁化方向，从 而将位写入到该单元，并且通过测量该单元的电阻来读取位(低电 阻通常表示0，，位，而高电阻通常表示l，，位)。MRAM器件通常包括利用编程线、导电位线和导电数字线(digit line)编程的单元阵列。实际的MRAM器件是利用/>知的半导体加工 技术来制作的。例如，由不同金属层形成位线和数字线，其中这些 金属层被一个或多个绝缘层和/或其它金属层分隔开。传统的制作过 程可以在专用基板上容易地制作各不相同的MRAM器件。许多现代应用的小型化使得希望减小电子器件的物理尺寸，将 多个部件或器件集成到单个芯片中，并且/或者改进电路设计效率。 希望获得一种基于半导体的器件，它包括在单个基板上集成有电感 元件的MRAM结构，其中该MRAM结构和该电感元件利用相同的 加工技术来制作。此外，希望获得微型制作的电感元件，例如变压器或电感器，其采用磁性覆层技术以增强性能和效率。而且，通过 下面的详细描述和所附权利要求，结合附图和上述
和背景 技术部分，将可以更加清楚地理解本专利技术的其它可取的特征和特性。附图说明通过参照具体实施方式部分和权利要求部分，结合附图，将能 够更加完全地理解本专利技术，在附图中，相同的附图标记始终表示相 似的元件。图l是简化的MRAM结构的示意性透视图； 图2是根据本专利技术的示例性实施例构造的MRAM单元的示意性 透视图；图3是根据本专利技术的示例性实施例构造的集成电路器件的不同 层和元件的简化图；图4是根据本专利技术的示例性实施例由对应于MRAM编程线的金 属层制作的电感器的顶视图；图5是根据本专利技术的示例性实施例由对应于MRAM编程线的金 属层制作的双层电感器的截面视图；以及图6是根据本专利技术的示例性实施例由对应于MRAM编程线的金属层制作的变压器的顶面透视图。具体实施方式下面的具体实施方式部分从本质上讲仅仅是阐述性描述，而不 用于限制本专利技术或本申请以及本专利技术的应用。而且，本专利技术不受在前述
、
技术介绍
、
技术实现思路
或下面的具体实施方式部分中 任何具体或隐含理论的限制。为了简洁起见，这里不详细描述涉及MRAM设计、MRAM操 作、半导体器件制作以及集成电路器件的其它方面的传统技术和特 征。而且，在此包含的多幅附图中所示的电路/部件布局和结构仅用 于表示本专利技术的示例性实施例。应当注意，在实际实施例中可以采 用许多可替换的或者其它的电路/部件布局。图1是简化的MRAM结构100的示意性透视图，它利用合适的 半导体制作过程形成在基板上(图1未示出)。虽然MRAM结构 100仅包括九个单元，但是实际的MRAM器件将通常包括数百万个 单元。通常，MRAM结构100包括利用 一个金属层形成的至少一 个数字线104、利用另一个金属层形成的至少一个位线106、以及形 成在这两个金属层之间的磁性隧道结(MTJ)芯。该MTJ芯包括 形成用于MRAM结构100的存储单元阵列的单元102。图2是根据本专利技术的示例性实施例构造的MRAM单元200的示 意性透^L图。MRAM结构100中的每个单元可以如图2所示构造。 MRAM单元200总体上包括上部铁磁层202、下部铁磁层204以及 两个铁磁层之间的绝缘层206。在该示例中，上部铁磁层202是自由 》兹性层，因为它的》兹化方向可以切换，从而改变单元200的位状态。 然而，下部铁磁层204是固定磁性层，因为它的磁化方向不会变化。 当上部铁磁层202的磁化平行于下部铁磁层204的磁化时，跨单元 200的电阻比较低。当上部铁磁层202的磁化反平行于下部铁磁层 204的磁化时，跨单元200的电阻比较高。给定单元200中的数据(0 或l)通过测量跨该单元200的电阻来读取。用于读写数据到 MRAM单元200的技术是本领域技术人员公知的，因此，在此不再 赘述。 ，图2还示出对应于单元200的位线208和数字线210(在此单独 且联合称为编程线，，)。自由磁化层202中的磁化方向响应于数字 线210中流过的电流(以及该电流的方向)并且响应于位线208中 流过的电流(以及该电流的方向)而旋转。在典型MRAM中，位的 方向通过反转位线208中电流的极性同时保持数字线210中电流的 恒定极性来切换。在实际应用中，位线208可以连接到任何数量的 类似MRAM单元(例如， 一列单元)，以便提供公共写入电流到每 个所连接的单元。类似地，数字线210可以与任何数量的MRAM单 元(例如， 一行单元)相关联，以便提供公共数字电流到每个单元。 该矩阵结构在图1中示意性示出。在图2所示的优选实施例中，数字线210包括导电数字元件212和由软磁材料形成的透磁(permeable)覆层材料214。在该示例中， 覆层214部分地包围导电数字元件212。特别是，覆层214绕导电数 字元件212的三面而形成，以使得导电数字元件212的面向内部的 表面保持未被包覆。在图2所示的优选实施例中，位线208包括导 电位元件216和由磁性材料形成的覆层218。在该示例中，覆层218 部分地包围导电位元件216。特别是，覆层218绕导电位元件216 的三面而形成，以使得导电位元件216的面向内部的表面保持未被 包覆。覆层214/218可用于向/f兹性隧道结(MTJ)聚集磁通，以 改善编程效率。该覆层具有减小对于相邻位的写入干扰的附加优点。 在实际实施例中，该磁性覆层是在MRAM工艺中使用的制作铜编程 线时采用的势垒层的集成部分。在实际实施例中，利用例如铜的导电材料形成导电数字元件212 和导电位元件216，并且利用软性透磁磁性材料例如NiFe、镍铁钴 合金、钴铁合金、透磁合金等等形成覆层214/218。在一个示例性实 施例中，覆层214/218处于大约100至2000埃厚度范围内，并且厚 度通常为大约200至300埃(覆层214/218的侧壁可以略薄一些)。 虽然这些导电元件和覆层利用不同材料来实现，但是导电数字元件 212和覆层214被认为是制作在一个公共金属层上(例如，金属四 层)，并且导电数字元件216和覆层218被认为是制作在另一个公 共金属层上(例如，金属五层)。图3是根据本专利技术的示例性实施例构造的集成电路300的不同 层和元件的简化图。集成电路器件300的实际实施例可以包括除图3 所示层之外的其它层(例如，金属层、电介质层和/或接地平面)。 而且，图3所示的电路拓朴图已经进行过简化以便进行下面的描述， 并且该电路拓朴图不需要代表实际操作的实施例。集成电路器件300包括基板302，该基板可以是任何合适的半导 体材料。集成电路器件300还包括至少一个金属层304、 MTJ芯 层306以及另一个金属层3本文档来自技高网...
【技术保护点】
一种集成电路器件，包括：基板；形成在所述基板上的磁性随机存取存储器（“ＭＲＡＭ”）结构，所述ＭＲＡＭ结构包括：由第一金属层形成的至少一个数字线；由第二金属层形成的至少一个位线；以及形成在所述第一金属层和所述第二金属层之间的磁性隧道结芯；以及在所述基板上由所述第一金属层或所述第二金属层中至少一个形成的电感元件。
【技术特征摘要】
【国外来华专利技术】US 2005-6-7 11/147,5991.一种集成电路器件，包括基板；形成在所述基板上的磁性随机存取存储器(“MRAM”)结构，所述MRAM结构包括由第一金属层形成的至少一个数字线；由第二金属层形成的至少一个位线；以及形成在所述第一金属层和所述第二金属层之间的磁性隧道结芯；以及在所述基板上由所述第一金属层或所述第二金属层中至少一个形成的电感元件。2. 根据权利要求1的集成电路，其中所述电感元件包括由所述 第一金属层或所述第二金属层中至少一个形成的螺旋电感器。3. 根据权利要求1的集成电路，其中所述电感元件包括双螺旋 电感器，其具有由所述第一金属层形成的第一螺旋形元件、由所述 第二金属层形成的第二螺旋形元件以及耦接在所述第 一螺旋形元件 和所述第二螺旋形元件之间的多个导电通路。4. 根据权利要求1的集成电路，还包括形成在所述电感元件上 的磁性屏蔽层。5. 根据权利要求4的集成电路，还包括形成在所述电感元件上 的钝化层，所述磁性屏蔽层接触所述钝化层以用作散热器。6. 根据权利要求1的集成电路，其中所述电感元件包括变压器， 所述变压器包括由所述第一金属层或所述第二金属层中的一个形成的初级绕组以及由所述第一金属层或所述第二金属层中的另一个形 成的次级绕组。7. 根据权利要求6的集成电路，还包括形成在所述初级绕组上 以及所述次级绕组上的磁性变压器芯层。8. 根据权利要求6的集成电路，还包括形成在所述初级绕组和 所述次级绕组之间的磁性变压器芯层。9. 根据权利要求1的集成电路，其中每个数字线包括导电数字元件和由磁性材料形成的第 一覆层， 所述第一覆层部分地包围所述导电数字元件；每个位线包括导电位元件和由所述磁性材料形成的第二覆层， 所述第二覆层部分地包围所述导电位元件；并且所述导电元件包括导电电感器线和由所述磁性材料形成的第三 覆层，所述第三覆层部分地包围所述导电电感器线。10. —种形成集成电路器件的方法，所述方法包括 在基板上由第一金属层形成至少一个数字线； 在所述基板上由第二金属层形成至少一个位线； 在所述基板上在所述第一金属层和所述第二金属层之间形成磁性隧道结芯，所述至少一个数字线、所述至少一个位线和所述磁性 隧道结芯包括磁性随机存取存储器(MRAM)结构；以及在所述基板上由所述第 一金属层或...
【专利技术属性】
技术研发人员：马克A杜尔莱姆，郑勇，罗伯特W拜尔德，布拉德利N恩格，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。