用于半导体集成电路设备的缺陷分析方法和缺陷分析系统技术方案

本申请涉及用于半导体集成电路设备的缺陷分析方法和缺陷分析系统。一种缺陷分析方法，包括在数据库中存储指示缺陷的数据并且在数据库中存储对应的缺陷位的模拟特性。找到第一晶片中的第一缺陷区域，并且测量第一缺陷区域中的缺陷位的模拟特性。比较测得的模拟特性和数据库中存储的模拟特性，以定位引起第一缺陷区域的缺陷。

【技术实现步骤摘要】
用于半导体集成电路设备的缺陷分析方法和缺陷分析系统
技术介绍
关于静态随机存取存储器(SRAM)的现有技术的缺陷分析方法 的示例包括缺陷检验方法、物理分析方法、电气属性测量方法、电气 测试等。缺陷检验方法是如下方法，其中在制造的每个工艺过程中检 验晶片的外观，以检查缺陷位置、尺寸等。物理分析方法是如下方法， 其中在完成制造工艺之后通过物理地逆向处理晶片，更加直接地找到 缺陷。现有技术的电气测试是如下方法，其中在完成制造工艺之后测 量SRAM单元的电气属性以找到缺陷位(defective bit)的位置和成品 率(例如，令人满意的芯片与所有芯片或管芯的比率)。在现有技术的SRAM中，缺陷区域可以是其中形成了多个缺陷位 的区域。可以使用现有技术的缺陷检验方法和/或电气测试分析缺陷区 域。例如，使用缺陷检验方法可以获得指出缺陷位置的缺陷数据，并 且使用电气测试可以确定指出缺陷区域位置的缺陷区域数据。这两个 数据可用于估计缺陷区域。
技术实现思路
示例性实施例可以更加容易地找到缺陷位的直接起因，减少半导 体芯片的制造时间、成本和/或单位成本，并且/或者可以更加容易地执 行缺陷分析。示例性实施例涉及用于半导体集成电路设备的缺陷分析 方法和缺陷分析系统。至少一个示例性实施例提供了一种缺陷分析方法。至少根据该示 例性实施例，可以将具有相关性的缺陷和缺陷位的模拟特性存储在数 据库中，并且可以定位第一晶片中的第一缺陷区域。可以测量第一缺 陷区域中的缺陷位的模拟特性，并且可以比较测得的模拟特性和存储在数据库中的模拟特性，以确定引起第一缺陷区域的缺陷。至少一个其他的示例性实施例提供了一种缺陷分析方法。至少根 据该示例性实施例，通过在第一晶片上执行电气测试，可以定位由多个缺陷SRAM单元形成的第一晶片中的第一缺陷区域。通过在第一缺陷区域上执行物理分析可以找到第一晶片中的缺陷。可以测量其位置与第一缺陷区域中的缺陷位置匹配的缺陷SRAM单元的模拟特性，并 且可以验证第一缺陷区域中的缺陷和第一缺陷区域中的缺陷SRAM单 元的模拟特性之间是否存在相关性。可以将被定义为具有相关性的缺 陷和模拟特性存储在数据库中。通过在第二晶片上执行电气测试可以 定位由缺陷SRAM单元形成的第二晶片中的第二缺陷区域，并且可以 测量第二缺陷区域中的缺陷SRAM单元的模拟特性。通过比较第二缺 陷区域中的SRAM单元的测得的模拟特性和存储在数据库中的模拟特 性，可以确定引起第二缺陷区域的缺陷。至少一个其他的示例性实施例提供了一种缺陷分析系统。至少根 据该示例性实施例，缺陷分析系统可以包括被配置为存储具有相关性 的缺陷和模拟特性的数据库。电气测试仪可被配置为定位第一晶片中 的第一缺陷区域。模拟特性测试仪可被配置为测量第一缺陷区域中的 缺陷位的模拟特性，并且分析仪可被配置为通过比较测得的模拟特性 和存储在数据库中的模拟特性，分析引起该缺陷的缺陷。至少一个其他的示例性实施例提供了一种缺陷分析方法。至少根 据该示例性实施例，可以将至少一个第一缺陷和至少一个相关联的模 拟特性存储在数据库中，并且可以定位第一晶片中的第一缺陷区域。 可以测量该第一缺陷区域中的至少一个第一缺陷位的至少一个模拟特 性，并且可以将该至少一个测得的模拟特性同至少一个存储的模拟特 性比较，以确定该至少一个第一缺陷是否是该至少一个第一缺陷区域 的起因。根据至少某些示例性实施例，可以定位第二晶片中的第二缺陷区 域，并且可以确认第二缺陷区域中的至少一个第二缺陷位。可以测量 该至少一个第二缺陷位的至少一个模拟特性，并且可以使该至少一个 第二缺陷位和至少一个测得的模拟特性同至少一个第一缺陷相关联。 该至少一个第一缺陷和相关联的至少一个测得的模拟特性可以存储在 数据库中。根据至少某些示例性实施例，可以建模指示至少一个第一缺陷的 电路，并且基于通过对仿真建模电路获得的模拟特性和关于至少一个 第二缺陷位的至少一个测得的模拟特性进行比较，可以使该至少一个 第一缺陷与该至少一个第二缺陷位相关联。根据至少某些示例性实施例，可以在第二晶片上执行电气测试以 确定至少一个第二缺陷位的位置。电气测试可以在制造第二晶片之后 执行。可以在制造第二晶片之后执行物理分析以确定至少一个第一缺 陷的位置。基于该至少一个第一缺陷的位置和该至少一个第二缺陷位 的位置，该至少一个第一缺陷可以与该至少一个第二缺陷位相关联。 可以测量具有与该至少一个第一缺陷的位置匹配的位置的至少一个第 二缺陷位的模拟特性。在第二晶片的制造工艺过程中可以在第二晶片 上执行缺陷检验以确定在第二晶片上形成的至少一个第一缺陷的位 置。基于该至少一个第二第一的位置和该至少一个第二缺陷位的位置， 该至少一个第一缺陷可以与该至少一个第二缺陷位相关联。在制造第一晶片之后可以执行电气测试以确定至少一个第一缺陷 位的位置。该至少一个第一缺陷位可以是静态随机存取存储器单元。 通过测量流过该静态随机存取存储器单元中包括的至少一个晶体管的 电流，可以测量至少一个模拟特性。例如，可以将第一电压施加到第 一位线、第二位线和字线，并且可以测量流入到该至少一个晶体管中 的电流。根据至少某些示例性实施例，可以从第一缺陷区域中的多个第一 缺陷位中选择至少一个第一缺陷位，并且可以测量关于选定的至少一 个第一缺陷位的至少一个模拟特性。基于至少一个第一缺陷的尺寸和第一比率可以确认第一缺陷区域 的起因。如果第一缺陷的尺寸大于第一比率，则第一缺陷可被确认为 第一缺陷区域的起因。根据至少某些示例性实施例，可以在第二晶片上执行电气测试以 定位第二晶片中的第二缺陷区域。第二缺陷区域可由多个缺陷静态随 机存取存储器单元形成。可以在第二缺陷区域上执行物理分析以确认 第二晶片中的多个第二缺陷，并且可以测量具有与第二缺陷区域中的 第二缺陷的位置匹配的相关联的位置的缺陷静态随机存取存储器单元的模拟特性。可以确定是否每个第二缺陷和每个缺陷静态随机存取存 储器单元之间是否存在相关性，并且可以将每个相关的第二缺陷和相 关联的模拟特性存储在数据库中。第一缺陷区域可由缺陷静态随机存 取存储器单元形成并且通过在第一晶片上执行电气测试定位。根据至少某些示例性实施例，可以从多个缺陷静态随机存取存储 器单元中选择至少一个缺陷静态随机存取存储器单元，并且可以测量 与该至少一个选定的缺陷静态随机存取存储器单元相关联的模拟特 性。至少一个其他的示例性实施例提供了一种缺陷分析系统。至少根 据该示例性实施例，该缺陷分析系统可以包括数据库、电气测试仪、 模拟特性测试仪和分析仪。数据库可被配置为存储至少一个第一缺陷 和至少一个相关联的模拟特性。电气测试仪可被配置为定位第一晶片 中的第一缺陷区域。模拟特性测试仪可被配置为测量第一缺陷区域中 的至少一个第一缺陷位的至少一个模拟特性。分析仪可被配置为，通过将至少一个测得的模拟特性同至少一个存储的模拟特性比较以确定该至少一个第一缺陷是否是该至少一个第一缺陷区域的起因，分析缺 陷。根据至少某些示例性实施例，缺陷分析系统可以进一步包括缺陷 检验仪。该缺陷检验仪可被配置为，通过在第二晶片上执行缺陷检验， 定位第二晶片中的至少一个第二缺陷。电气测试仪可进一步被配置为 定位第二晶片中的第二缺陷区域。模拟特性测试仪可被进一本文档来自技高网...

【技术保护点】
一种缺陷分析方法，包括：在数据库中存储至少一个第一缺陷和至少一个关联的模拟特性；定位第一晶片中的第一缺陷区域；测量所述第一缺陷区域中的至少一个第一缺陷位的至少一个模拟特性；以及将至少一个测得的模拟特性同至少一个存储的模拟特性比较，以确定所述至少一个第一缺陷是否是所述至少一个第一缺陷区域的起因。

【技术特征摘要】
KR 2007-1-15 10-2007-00043221.一种缺陷分析方法，包括在数据库中存储至少一个第一缺陷和至少一个关联的模拟特性；定位第一晶片中的第一缺陷区域；测量所述第一缺陷区域中的至少一个第一缺陷位的至少一个模拟特性；以及将至少一个测得的模拟特性同至少一个存储的模拟特性比较，以确定所述至少一个第一缺陷是否是所述至少一个第一缺陷区域的起因。2. 如权利要求l所述的方法，进一步包括 定位第二晶片中的第二缺陷区域， 确认该第二缺陷区域中的至少一个第二缺陷位， 测量所述至少一个第二缺陷位的至少一个模拟特性， 使所述至少一个第二缺陷位和至少一个测得的模拟特性同所述至少一个第一缺陷相关联；其中所述存储将所述至少一个第一缺陷和关联的至少一个测得的模 拟特性存储在数据库中。3. 如权利要求2所述的方法，其中，所述关联进一步包括 对电路进行建模，该电路指示所述至少一个第一缺陷，以及 基于通过对仿真该建模的电路所获得的模拟特性和关于所述至少一个第二缺陷位的至少一个测得的模拟特性进行的比较，使所述至少 一个第一缺陷同所述至少一个第二缺陷位相关联。4. 如权利要求2所述的方法，其中，定位所述第二晶片中的所述 第二缺陷区域包括在该第二晶片上执行电气测试以确定所述至少一个第二缺陷位的 位置，所述电气测试是在制造所述第二晶片之后执行。5. 如权利要求4所述的方法，进一步包括执行物理分析以确定所述至少一个第一缺陷的位置，所述物理分 析是在制造所述第二晶片之后执行。6. 如权利要求5所述的方法，其中，所述测量对具有与所述至少一个第一缺陷的位置相匹配的位置的所述至少一个第二缺陷位的至 少一个模拟特性进行测量。7. 如权利要求4所述的方法，进一步包括在第二晶片的制造过程中在第二晶片上执行缺陷检验，以确定在 第二晶片上形成的至少一个第一缺陷的位置。8. 如权利要求7所述的方法，其中，所述测量对具有与所述至 少一个第一缺陷的位置相匹配的位置的所述至少一个第二缺陷位的至 少一个模拟特性进行测量。9. 如权利要求l所述的方法，其中，定位所述第一晶片中的所述 第一缺陷区域包括执行电气测试以确定至少一个第一缺陷位的位置，所述电气测试 是在制造所述第一晶片之后执行。10. 如权利要求1所述的方法，其中，所述至少一个第一缺陷位是静态随机存取存储器单元，并且测量所述至少一个第一缺陷位的所 述至少一个模拟特性包括测量所述静态随机存取存储器单元中包括的至少一个晶体管的至 少一个模拟特性。11. 如权利要求IO所述的方法，其中，测量所述至少一个晶体管 的所述至少一个模拟特性包括将第一电压施加到第一位线、第二位线和字线，并且测量流入到 所述至少一个晶体管中的电流。12. 如权利要求1所述的方法，其中，测量所述至少一个第一缺陷位的所述至少一个模拟特性包括从第一缺陷区域中的多个第一缺陷位中选择至少一个第一缺陷 位，并且测量关于选定的至少一个第一缺陷位的至少一个模拟特性。13. 如权利要求1所述的方法，进一步包括， 基于所述至少一个第一缺陷的尺寸和第一比率来确认所述第一缺陷区域的起因。14. 如权...

【专利技术属性】
技术研发人员：李钟弦，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]