移位寄存装置及其移位寄存器制造方法及图纸

一种移位寄存装置及其移位寄存器。此移位寄存器包括输入单元、反馈单元、输出单元及重置单元。本发明专利技术的移位寄存器可利用ＭＯＳ、ＢＪＴ与其它开关晶体管当中选出的任一种开关元件来构成移位寄存器的电路，并利用上述各单元的特殊耦接关系，搭配两个脉波期间互不相同的时钟信号，来达成输入信号的寄存与位移。

【技术实现步骤摘要】

本专利技术涉及一种驱动器装置，并且尤其涉及一驱动器装置的移位 寄存装置及其移位寄存器。
技术介绍
图1是传统驱动器装置内的移位寄存器架构，即一般所熟知的汤姆生(Thomson)电路。此移位寄存器包括有丽0S晶体管(N type metal oxide semiconductor transistor) 102~108， 以及电容110、 112。 图中的IN、 0UT、 RES及C0M分别代表输入信号、输出信号、重置信 号及共同电位，而CLK1及CLK2则分别代表两个不同的时钟信号。输入信号IN是一个脉冲信号，且输入信号IN与时钟信号CLK1 二者的脉波致能期间相同，而时钟信号CLK1及CLK2 二者的脉波致能 期间互不相同。在时钟信号CLK1为高电位，而时钟信号CLK2为低电 位的时候，此移位寄存器需要利用电容110、 112来保持醒0S晶体管 104的栅极电压，进而使丽0S晶体管104维持导通状态，从而使当 时钟信号CLK2转变为高电位时，便能输出作为此电路的输出信号 0UT。图2为公知的移位寄存装置架构，此架构广泛地运用在液晶荧幕 中，例如液晶荧幕中的栅极驱动器(gate driver)便是采用此种架构。 图中的移位寄存装置包括有移位寄存器20广N+1，而这些移位寄存器 均采用图1所示的移位寄存器架构。在图中，IN表示为输入信号， OUT (1) 0UT (N)则分别表示为移位寄存器201 N的输出信号，而CLKS1 及CLKS2 —样是分别代表两个不同的时钟信号。至于每一移位寄存器 中的IP表示为图1电路接收输入信号IN的输入端，RP表示为图1 电路接收重置信号RES的输入端，CK1P表示为图1电路接收时钟信号CLK1的输入端，而CK2P表示为图1电路接收时钟信号CLK2的输入端o此种移位寄存装置有一个特色，就是每一级移位寄存器的重置信 号皆由其下一级移位寄存器的输出信号来提供。因此，虽然此移位寄存装置只需要提供N个输出信号，但却需要N+1个移位寄存器来操作。 藉由上述可以得知，由于此种移位寄存装置采用公知的移位寄存 器，且必须额外多采用一个移位寄存器来操作，因此其具有较大的电 路尺寸，连带使得制造移位寄存装置的成本难以降低。
技术实现思路
本专利技术的目的在于提供一种移位寄存装置，其采用本专利技术的移位 寄存器，且其不需要额外多采用一个移位寄存器来操作，因此其电路尺寸得以减小，并连带使得其制造成本得以降低。基于上述及其它目的，本专利技术提出一种移位寄存器，其包括输入 单元、输出单元、反馈单元及重置单元。输入单元用以接收输入信号 及第一时钟信号，并依据第一时钟信号，输出输入信号。输出单元用 以接收第二时钟信号及从输入单元接收输入信号，并依据输入信号， 输出第二时钟信号至一输出端。反馈单元用以接收第二时钟信号及从 输入单元接收输入信号，并依据第二时钟信号，反馈上述输出端的信 号至输出单元。重置单元用以接收重置信号，并依据重置信号，使上 述输出端耦接至低电位信号。基于上述及其它目的，本专利技术提出一种移位寄存器，其包括第一 开关、第二开关、第三开关、第四开关、第五开关、输入端及输出端。 上述的每一开关分别具有第一端、第二端与控制端。输入端连接于第 一开关的第一端。输出端连接于第二开关的第一端、第四开关的第一 端与第三开关的第二端。其中第一开关的第二端、第二开关的控制端 与第三开关的第一端彼此连接，第二开关的第二端连接至第三开关的 控制端，及第一开关的控制端连接至第四开关的控制端。基于上述及其它目的，本专利技术提出一种移位寄存装置，其包括第 一移位寄存器及第二移位寄存器。第一移位寄存器包括第一输入端、第一输出端、第一重置端、第一控制端及第二控制端。第二移位寄存 器包括第二输入端、第二输出端、第二重置端、第三控制端及第四控 制端。其中第一输出端电连接第二输入端，第一控制端与第四控制端 共同耦接第一时钟信号，以及第二控制端与第三控制端共同耦接第二 时钟信号。依照本专利技术一实施例所述的移位寄存器，上述第一开关的控制端 与第四开关的控制端耦接第一信号，以及第二开关的第二端与第三开 关的控制端耦接第二信号。第四开关的第二端与第五开关的第二端耦 接至低电位信号，第五开关的第一端连接至输出端，并且连接于第二 开关的第一端、第四开关的第一端与第三开关的第二端。依照本专利技术一实施例所述的移位寄存器，上述的输入信号为脉冲 信号，此脉冲信号与第一时钟信号的脉波致能期间相同，而第一时钟 信号与第二时钟信号的脉波致能期间互不相同，且重置信号的脉波期 间位于第一时钟信号与第二时钟信号二者的脉波期间之间。依照本专利技术一实施例所述的移位寄存器，上述的重置信号为第一 时钟信号。依照本专利技术一实施例所述的移位寄存器，上述的输入信号为脉冲 信号，此脉冲信号与第一信号的脉波致能期间相同，而第一信号与第 二信号的脉波致能期间互不相同，且重置信号的脉波期间位于第一信 号与第二信号二者的脉波期间之间。依照本专利技术一实施例所述的移位寄存器，上述的重置信号为第一 信号。依照本专利技术一实施例所述的移位寄存器，上述的输入单元、输出 单元、反馈单元、重置单元的构成选自一薄膜晶体管、 一丽0S和一PM0S、 BJT晶体管所组成的群组。而上述第一开关、第二开关、第三 开关、第四开关及第五开关也是如此。依照本专利技术一实施例所述的移位寄存装置，上述的第一移位寄存 器为采用上述的移位寄存器。本专利技术采用五个M0S晶体管来制作移位寄存器，并利用M0S晶体 管的寄生电容效应，搭配两个脉波期间互不相同的时钟信号，来达成输入信号的位移。此外，本专利技术的移位寄存装置采用多个本专利技术的移 位寄存器，并使上述移位寄存器所需要的重置信号的脉波期间位于上 述二种不同时钟信号的脉波期间之间，或者利用其中 一时钟信号来作 为重置信号，因此本专利技术的移位寄存装置只需要使用到与其输出信号 相同数目的移位寄存器，因此其电路尺寸得以减小，并连带使得其制 造成本得以降低。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文 特举出优选实施例，并配合所附图式，作详细说明如下。附图说明图l是传统的移位寄存器架构；图2为公知的移位寄存装置架构；图3为依照本专利技术的第一实施例的移位寄存器；图4为图3所示电路的各信号时序图5为依照本专利技术的移位寄存装置架构；图6为图3应用至图5所示电路的各信号时序图7为依照本专利技术的第二实施例的移位寄存器；图8为依照本专利技术的第三实施例的移位寄存器；图9为图7及图8所示电路的各信号时序图10为依照本专利技术的另一移位寄存装置架构。具体实施例方式图3为本专利技术第一实施例的移位寄存器。此移位寄存器包括一输 入单元311、 一反馈单元312、 一重置单元313及一输出单元314。 在此实施例中，每一单元由至少一个开关所组成，如输入单元311包 括开关301，反馈单元312包括开关302、重置单元313包括开关303 和305，以及输出单元314包括开关304。开关301~305均具有第一 端、第二端及控制端，且这些开关均依据其控制端所接收的信号而决 定是否导通。输入单元311的开关301的第一端接收一输入信号IN，其控制 端接收一时钟信号CLK1(即第一信号)，据以决定是否将输入信号IN 传导至第二端。输出单元314的开本文档来自技高网...

【技术保护点】
一种移位寄存器，包括：一输入单元，用以接收一输入信号及一第一时钟信号，并依据该第一时钟信号，输出该输入信号；一输出单元，用以接收一第二时钟信号及从该输入单元接收该输入信号，并依据该输入信号，输出该第二时钟信号至一输出端；一反馈单元，用以接收该第二时钟信号及从该输入单元接收该输入信号，并依据该第二时钟信号，反馈该输出端的信号至该输出单元；及一重置单元，用以接收一重置信号，并依据该重置信号，使该输出端耦接至一低电位信号。

【技术特征摘要】
1、一种移位寄存器，包括一输入单元，用以接收一输入信号及一第一时钟信号，并依据该第一时钟信号，输出该输入信号；一输出单元，用以接收一第二时钟信号及从该输入单元接收该输入信号，并依据该输入信号，输出该第二时钟信号至一输出端；一反馈单元，用以接收该第二时钟信号及从该输入单元接收该输入信号，并依据该第二时钟信号，反馈该输出端的信号至该输出单元；及一重置单元，用以接收一重置信号，并依据该重置信号，使该输出端耦接至一低电位信号。2、 如权利要求1所述的移位寄存器，其中每一该输入单元、该 输出单元、该反馈单元及该重置单元分别包括一第一端、 一第二端及 一控制端，且该输入单元、该输出单元、该反馈单元及该重置单元分 别依据其控制端所接收的信号而决定是否导通。3、 如权利要求1所述的移位寄存器，其中该输入单元的第一端 耦接该输入信号，该输入单元的第二端耦接该输出单元的控制端，该 输入单元的控制端则接收该第一时钟信号。4、 如权利要求1所述的移位寄存器，其中该输出单元的第一端 耦接该第二时钟信号，该输出单元的第二端耦接该输出端，该输出单 元的控制端则耦接该输入单元的第二端。5、 如权利要求1所述的移位寄存器，其中该反馈单元的第一端 耦接该输出单元的该输出端，该反馈单元的第二端耦接该输入单元的 第二端与该输出单元的控制端，该反馈单元的控制端则耦接该第二时 钟信号。6、 如权利要求1所述的移位寄存器，其中该重置单元的第一端 耦接该输出端，该重置单元的第二端耦接至该低电位信号，该重置单 元的控制端则耦接该重置信号。7、 如权利要求6所述的移位寄存器，其中该重置单元的控制端 接收该重置信号，据以将该输出端耦接至该低电位信号。8、 如权利要求1所述的移位寄存器，其中该输入信号为一脉冲 信号，该脉冲信号与该第一时钟信号的脉波致能期间相同，而该第一 时钟信号与该第二时钟信号的脉波致能期间互不相同，且该重置信号 的脉波期间位于该第一时钟信号与该第二时钟信号二者的脉波期间 之间。9、 如权利要求1所述的移位寄存器，其中该输入单元、该输出 单元、该反馈单...

【专利技术属性】
技术研发人员：蓝根琪，
申请(专利权)人：瀚宇彩晶股份有限公司，
类型：发明
国别省市：71[中国|台湾]