非易失性存储器装置与数据的存取电路及其方法制造方法及图纸

本发明专利技术在此公开一种非易失性存储器装置与数据的存取电路及其方法。非易失性存储器装置包括主控制器、多个子控制器与多个存储区块。子控制器耦接主控制器，其用以执行主控制器所分派的任务。存储区块分别对应耦接子控制器。此外，主控制器用以将接收到的主数据分割为多个子数据，并通过子控制器将第一子数据分别存储在存储区块中。如此一来，非易失性存储器装置的数据存取速度可大幅提升。

【技术实现步骤摘要】

本专利技术是有关于一种数据存取技术，且特别是有关于一种非易失性存储器装 置的数据存取技术。
技术介绍
传统的半导体存储器(Memory)的种类，基本上可粗分为非易失性 (Non-volatile)的存储器，以及易失性(Volatile)的随机存取存储器(Random Access Memory, RAM)两种。其中非易失性存储器意谓在电源中断后仍可保存 原有存储的数据，例如只读存储器(Read Only Memory,简称ROM)、可编程只读存 储器(Programmable ROM,简称PROM)、可擦可编程只读存储器(Erasable PROM,简 称EPR0M)、可电擦可编程只读存储器(Electrically Erasable PROM,简称EEPROM)、 掩膜式只读存储器(Mask ROM)以及快闪存储器(Flash memory)…等等。易失性存储器则是指所存储的数据会随电源的中断而消失。例如静态随机存 取存储器(Static Random Access Memory, SRAM)，以及动态随机存取存储器 (Dynamic Random Access Memory,DRAM)。图1是传统的一种快闪存储器的示意图。请参照图1，快闪存储器10由主控 制器20与多个存储区块，例如31、 32和3n。当快闪存储器10接收到数据时，则 会由主控制器20将数据存储于存储区块31中，直到存储区块31没有可用空间时， 主控制器20则会将剩余的数据转存于存储区块32中，以此类推…在此不再赘述。 然而传统的快闪存储器10不仅数据存取的速度慢， 一旦有部分数据遗失或毁损， 则会造成数据无法输出。
技术实现思路
本专利技术提供一种非易失性存储器装置，以增加非易失性存储器装置处理能力， 进而加快数据的处理速度。本专利技术提供一种数据的存取电路，以加速数据的存取速度。本专利技术提供一种数据的存取方法，以加快数据的存取速度，并可避免数据毁损。本专利技术提出一种非易失性存储器装置包括主控制器、多个子控制器与多个存 储区块。各个子控制器耦接于主控制器，其用以执行主控制器所分派的任务。各个 存储区块则分别对应耦接各个子控制器。其中主控制器用以将接收到的主数据分割 为多个第一子数据，并通过各个子控制器将各个第一子数据分别存储在各个存储区 块中。在本专利技术的一实施例中，主控制器还将各个第一子数据的备份存储在部分的 存储区块中。在另一实施例中，各个存储区块还包括多个子存储区块，其分别对应 耦接各个子控制器。各个子控制器还将所接收到的第一子数据分割为多个第二子数 据，并分别将第二子数据存储在对应的存储区块中的子存储区块。另外，各个控制 器还将第二子数据的备份，存储在对应的存储区块中的子存储区块的部分。在又一 实施例中，非易失性存储器装置为快闪存储器。从另一角度来看，本专利技术提出一种数据的存取电路，其适用于非易失性存储 器，而此非易失性存储器具有多个存储区块，且每一存储区块包括多个子存储区块。 上述的数据存取电路包括主控制器与多个子控制器。各个子控制器分别对应耦接各 个存储区块。此外，主控制器用以将接收到的主数据分割为多个第一子数据，并通 过上述的子控制器而分别存储在各个存储区块中。本专利技术提出一种数据的存取方法，其适用于非易失性存储器，而此非易失性 存储器具有多个存储区块，且每一存储区块包括多个子存储区块。上述的数据的存取方法包括接收主数据，并将主数据分割为多个第一子数据，以将第一子数据分别 存储在各个存储区块中。此外，并将第一子数据的备份存储于部分的存储区块中。 在本专利技术一实施例中，数据的存取方法还包括当第一子数据毁损时，以第一子数据的备份修复第一子数据。在另一实施例中，数据的存取方法还包括读取各个 第一子数据，并将各个第一子数据组合成主数据，并输出主数据。在本专利技术一实施例中，各个存储区块包括多个子存储区块，且数据的存取方 法还包括分割各个第一子数据为多个第二子数据。第二子数据则分别存储于子存储 区块中。另外，并将第二子数据的备份存储于部分的子存储区块中。在另一实施例中，数据的存取方法还包括当第二子数据毁损时，以第二子数据的备份修复第二子 数据。在又一实施例中，数据的存取方法还包括读取第二子数据，以组合成为第一 子数据。本专利技术将接收到的主数据分割为多个第一子数据，并将第一子数据分别存储 在多个存储区块中。因此，可大幅提升数据的存取速度。为让本专利技术的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合 附图作详细说明如下。附图说明图1是传统的一种非易失性存储器装置的示意图。图2是依照本专利技术第一实施例的一种非易失性存储器装置的示意图。 图3是依照本专利技术第一实施例的一种数据的存取方法的流程图。 图4是依照本专利技术第二实施例的一种非易失性存储器装置的示意图。具体实施例方式图2是依照本专利技术第一实施例的一种非易失性存储器装置的示意图。请参照 图2，本专利技术所提供的非易失性存储器装置ll，例如是快闪存储器，亦或是其他的 存储器。本专利技术的非易失性存储器装置11可以包括数据存取电路40与多个存储区 块，例如31、 32和3n。在本实施例中，数据存取电路40耦接存储区块31、 32和 3n。数据存取电路40则可利用存储区块31、 32和3n进行数据存取。数据存取电路40包括主控制器20与多个子控制器，例如21、 22和2n。其中， 子控制器21、 22和2n分别对应耦接存储区块31、 32和3n。藉此，主控制器20 就可以分别通过分派任务给子控制器21、 22和2n，子控制器21、 22和2n则可分 别利用存储区块31、 32和3n进行数据的存取。图3是依照本专利技术第一实施例的一种数据的存取方法的流程图。请同时参照 图2与图3，首先由步骤S301，主控制器20接收主数据D10。接着步骤S302，主 控制器20将主数据D10分割为多个第一子数据(在此以D11 D12为例进行说明 之)，并通过子控制器21、 22将第一子数据D11、 D12分别存储在存储区块31、 32中。接着，主控制器20可将第一子数据Dll、 D12的备份通过子控制器2n存储于存储区块3n中(步骤S303)。因此，当存储区块31、 32的第一子数据Dll、 D12 遗失或毁损时，主控制器20则可利用存储区块3n中的第一子数据D11、 D12的备 份修复存储区块31、 32的第一子数据D11、 D12。如此一来，非易失性存储器装置 11则不会因部分数据毁损或遗失而造成数据无法输出。承上述，当主控制器20欲输出主数据D10时，则由子控制器21、 22将第一 子数据Dll、 D12分别从存储区块31、 32中读出。再由主控制器20将第一子数据 Dll、 D12组合为主数据DIO，并输出主数据DIO。由于子控制器21、 22可同时独 立运作，因此通过此多工方式则可加快非易失性存储器装置11的数据存取速度。上述实施例中，虽然主控制器20只将主数据D10分割为第一子数据D11、 D12 两部分。但在其他实施例中，主控制器20也可将主数据D10分割更多部分，例如 分割为10部分，藉以使十个子控制器可同时存取数据，以多工的方式使非易失性 存储器装置11的数据存取速度大幅提升。此外，上述实施例中，虽然主控制器20只将本文档来自技高网...

【技术保护点】
一种非易失性存储器装置，包括：一主控制器；多个子控制器，耦接该主控制器，用以执行该主控制器所分派的任务；以及多个存储区块，分别对应耦接该些子控制器，其中该主控制器用以将接收到的一主数据分割为多个第一子数据，并通过该些子控制器将该些第一子数据分别存储在该些存储区块中。

【技术特征摘要】
1.一种非易失性存储器装置，包括一主控制器；多个子控制器，耦接该主控制器，用以执行该主控制器所分派的任务；以及多个存储区块，分别对应耦接该些子控制器，其中该主控制器用以将接收到的一主数据分割为多个第一子数据，并通过该些子控制器将该些第一子数据分别存储在该些存储区块中。2. 如权利要求1所述的非易失性存储器装置，其特征在于，该主控制器还将该 些第一子数据的备份存储在该些存储区块的部分中。3. 如权利要求1所述的非易失性存储器装置，其特征在于，各该存储区块还包括多个子存储区块，分别对应耦接该些子控制器，其中每一该些子控制器还将 所接收到的第一子数据分割为多个第二子数据，并分别将该些第二子数据存储在对 应的存储区块中的该些子存储区块。4. 如权利要求3所述的非易失性存储器装置，其特征在于，每一该些子控制器 还将对应的第二子数据的备份，存储在对应的存储区块中的该些子存储区块的部 分。5. 如权利要求1所述的非易失性存储器装置，其特征在于，该非易失性存储器装置为快闪存储器。6. —种数据的存取电路，适用于一非易失性存储器，而该非易失性存储器具有多个存储区块，而该数据存取电路包括 一主控制器；以及多个子控制器，分别对应耦接该些存储区块，其中该主控制器用以将接收到的一主数据分割为多个第一子数据，并通过该 些子控制器而分别存储在该些存储区块中。7. 如权利要求6所述的数据的存取电路，其特征在于，该主控制器还将该些第 一子数据的备份存储在该些存储区块的部分中。8. 如权利要求6所述的数据的存取电路，其特征在于，各该存储区块还包括多个子存储区块，分别对应耦接该些子控制器，其中每一该些子控制器还将 所接收到的第一子数...

【专利技术属性】
技术研发人员：解钧宇，
申请(专利权)人：创见资讯股份有限公司，
类型：发明
国别省市：71[中国|台湾]