移位寄存器及使用该移位寄存器的液晶显示器制造技术

本发明专利技术提供一种移位寄存器以及使用该移位寄存器的液晶显示器，该移位寄存器包括用以接收输入信号的输入端，用以提供输出信号以响应所述输入信号的输出端；上拉装置，用以接收第一时钟信号或第二时钟信号的相应一个，并为所述输出端提供高电平输出信号；上拉驱动装置，接收所述输入端的输入信号，并驱动所述上拉装置；包括第一下拉装置和第二下拉装置的下拉模块；和下拉驱动装置，接收来自下一级的输出信号，并驱动所述下拉模块，并且所述第一下拉装置和所述第二下拉装置交替为所述输出端提供低电平输出信号。

【技术实现步骤摘要】

本专利技术涉及一种移位寄存器和应用该移位寄存器的液晶显示器，特别涉 及一种改善其可靠性和寿命的移位寄存器和应用该移位寄存器的液晶显小-器。
技术介绍
薄膜晶体管液晶显示器TFT-LCD (Thin film transistor-Liquid crystadisplay)使LCD进入高画质、高彩色显示的新阶段，目前几乎所有高档的LCD 中都毫无例外地使用了 TFT有源矩阵。TFT有源矩阵主要包括A-Si(amorphous silicon) TFT有源矢巨阵禾Q P-Si (poly-silicon) TFT有源矩阵两种。与P-Si TIT 技术相比，A-Si TFT技术发展比较成熟，均匀性好且成本较低，但其迁移率 较低， 一般在0.1 1.0cm2/V's， P-Si TFT的迁移率则可达50 200cm2/V's。由 于A-SiTFT迁移率比较低，致使其驱动电路速度较慢。中小尺寸LCD主要应用于便携式产品，因此在技术性能要求上与大尺寸 LCD有所不同。中小尺寸产品更加强调显示器的轻、薄，器件的集成能力、 更好的可靠性，以及低成本。目前，市场对LCD的分辨率也提出了更高要求， 为了使小型化LCD具有高分辨率，减少TFT-LCD驱动IC的数目是非常必要 的。通常，当LCD的分辨率高于QVGA (240xRGBx320)日寸，TFT面板需要 超过1000条外部引线。当产品分辨率进一步增加时，在有限的空间内制作更 多的外引线就变得非常困难。以上技术问题可以通过将驱动电路(gatedriver circuits或source driver circuits)集成在有源矩阵LCD基板上来解决。这种技 术可以使显示器成本更低、结构更紧凑、机械可靠性更高从而使其具有更大 的市场竞争力。传统的液晶面板的组件附加在LCD外部的电路板上，且往往需要四至七 个驱动集成电路。驱动电路与有源矩阵LCD集成技术是将驱动芯片功能直接集成到显示器玻璃基板的表面上，同时又将时序控制功能集成到驱动芯片内。因此，该技术使LCD内部组件数量还不到普通同等像素显示器的三分之- ，为移动设备生产商减少了在电路发展和生产上的巨大负担。如图2所示，非晶硅TFT液晶显示器的栅极驱动电路包括具有多级的移位寄存器，该多级中具有将起始信号耦接到输入端子的第一级，并且该移位 寄存器顺序地输出每一级的输出信号。该多级移位寄存器包括用于接收第一 时钟信号和用于控制第一时钟信号输出的奇数级，和用于接收具有与第一时 钟信号相反相位的第二时钟信号和用于控制第二时钟信号输出的偶数级。而每一级移位寄存器具有一输入端(IN)， 一输出端(OUT) ， 二个电压源端 (VS， VD)， 一个时钟信号端和一个控制端。如图3所示，来自控制总线用 来驱动栅极线的信号，包括一个负极性电压VSS， 一个正极性电压VDD， -个起始脉冲信号VST， 一个时钟信号Vck，以及一个互补时钟信号Vckb (与 Vck相位相反)。VDD施加于每一级的第一电压源端VD， VSS施加于每一 级的第二电压源端VS， VST施加于移位寄存器模块中第一级的输入端。Vck 以及Vckb分别施加于奇数级和偶数级的时钟信号端。在有源矩阵薄膜晶体管液晶显示器中，作为像素开关的TFT仅在一帧的 的极小一部分时间内处于打开状态，某余时间内完全处于关闭状态。所以在 用来驱动TFT-LCD的典型移位寄存器中，每一级使用上拉TFT (下面称为 TUP)使得输出端在特定时刻输出高电平脉冲，用来维持打开作为像素开关的 TFT， TUP源极耦接于时钟信号脉冲，栅极耦接于上拉驱动部分，漏极耦接 于移位寄存器的输出端。下拉TFT (下面称为TD)的漏极耦接于TUP的漏 极，用来维持输出端在输出高电平以后维持在低电平状态。TD的源极耦接于 负极性电压VSS，栅极耦接于下拉驱动部分，在一帧的时间内，在TUP输出 高电平脉冲以外，输出端全部由TD来维持在低电平状态。因此TD的栅极应 该处于偏压状态，以使得TD在这部分时间内全部处于打开状态。同时一TFT 的源极耦接于TUP的栅极，漏极耦接与低电平VSS，使得TUP在接收输出脉 冲之前和输出脉冲以后都维持在低电平VSS上。文胜焕等人(中国专利案号03145388.0)公开了一种移位寄存器的电路 图，其下拉驱动部分由一反相器与一薄膜晶体管组成连接于正极性电压源与 负极性电压源之间，用来控制TD的栅极电压。在文胜焕等人的专利中，当TUP未提供高电平脉冲时，则下拉薄膜晶体管TD的栅极将持续维持在由正极性电压源VDD所提供的高电平。但是本领域的技术人员都知道，应用于非晶硅TFT的栅极驱动的移位寄 存器中的薄膜晶体管的栅极若长时间被施加一固定电压，则非晶硅TFT的阈 值将会发生漂移。而其阈值电压的漂移会降低薄膜晶体管的充电电流，从而 影响整个电路的正常运作。
技术实现思路
本专利技术所要解决的技术问题是提供一种移位寄存器，它能够有效的抑制 移位寄存器中各级的下拉薄膜晶体管的阈值漂移，具有改善的稳定性和较长 的寿命，并且不增加成本。本专利技术所要解决的另一技术问题是提供一种液晶显示装置，它具有稳定 的用于驱动栅极线的非晶硅薄膜晶体管移位器，从而具有良好的稳定性和较 长的寿命，并且不增加成本。为解决上述技术问题，本专利技术的移位寄存器，包括彼此相连的多级，所 述多级具有接收第一时钟信号的奇数级和接收与所述第一时钟信号反相的第二时钟信号的偶数级，多级的各级包括输入端，用以接收输入信号；输出 端，用以提供输出信号以响应输入信号；上拉装置，用以接收第一时钟信号 或第二时钟信号的相应一个，并为输出端提供高电平输出信号；上拉驱动装 置，用以接收输入端的输入信号，并驱动上拉装置；下拉模块，具有第一下 拉装置，用以接收第一时钟信号或第二时钟信号的相应一个，并为输出端提 供低电平输出信号，和第二下拉装置，用以与低电平电压源相连，并为输出 端提供低电平输出信号；下拉驱动装置，用以接收来自下一级的输出信号， 并驱动下拉模块，并且第一下拉装置和第二下拉装置交替为输出端提供低电 平输出信号。本专利技术的移位寄存器还可以包括下拉控制装置，用以切换第一下拉装置 和第二下拉装置交替输出低电平输出信号。而且，本专利技术的移位寄存器中，下拉控制装置可以包括第一切换单元和 第二切换单元，第一切换单元的控制端耦接到第一时钟信号和第二时钟信号 中与上拉装置相连的一者，第二切换单元的控制端耦接到异于与第一切换单元控制端相连的一者的第一时钟信号和第二时钟信号中的另一者。为解决上述技术问题，本专利技术还提供一种具有显示单元阵列电路的液晶 显示器，在基板上形成数据驱动电路和栅极驱动电路，显示单元阵列中的每 个连接到相应的数据线和栅极线对，并且所述栅极驱动电路包括移位寄存器， 该移位寄存器包括彼此相连的多级，多级具有接收第一时钟信号的奇数级和 接收与第一时钟信号反相的第二时钟信号的偶数级，所述多级的各级包括 输入端，用以接收输入信号；输出端，用以提供输出信号以响应输入信号； 上拉装置，用以接收第一时钟信号或第二时钟信号的相应一个，并为输出端提供高电平输出信号；上拉驱动装置，用以接收来自输入端的输入信号，并驱动上拉装置；下拉模块，包括第一下拉装置，用以接收第一时钟信号或本文档来自技高网...

【技术保护点】
一种移位寄存器，包括彼此相连的多级，所述多级具有接收第一时钟信号的奇数级和接收与所述第一时钟信号反相的第二时钟信号的偶数级，其中，所述多级的各级包括：　输入端，用以接收输入信号；　输出端，用以提供输出信号以响应所述输入信号；　上拉装置，接收第一时钟信号或第二时钟信号的相应一个，并为所述输出端提供高电平输出信号；　上拉驱动装置，接收所述输入端的输入信号，并驱动所述上拉装置；　下拉模块，包括：　第一下拉装置，接收第一时钟信号或第二时钟信号的相应一个，并为所述输出端提供低电平输出信号；　第二下拉装置，与低电平电压源相连，并为所述输出端提供低电平输出信号；　下拉驱动装置，接收来自下一级的输出信号，并驱动所述下拉模块，　其中，所述第一下拉装置和所述第二下拉装置交替为所述输出端提供低电平输出信号。

【技术特征摘要】
1.一种移位寄存器，包括彼此相连的多级，所述多级具有接收第一时钟信号的奇数级和接收与所述第一时钟信号反相的第二时钟信号的偶数级，其中，所述多级的各级包括输入端，用以接收输入信号；输出端，用以提供输出信号以响应所述输入信号；上拉装置，接收第一时钟信号或第二时钟信号的相应一个，并为所述输出端提供高电平输出信号；上拉驱动装置，接收所述输入端的输入信号，并驱动所述上拉装置；下拉模块，包括第一下拉装置，接收第一时钟信号或第二时钟信号的相应一个，并为所述输出端提供低电平输出信号；第二下拉装置，与低电平电压源相连，并为所述输出端提供低电平输出信号；下拉驱动装置，接收来自下一级的输出信号，并驱动所述下拉模块，其中，所述第一下拉装置和所述第二下拉装置交替为所述输出端提供低电平输出信号。2. 根据权利要求1所述的移位寄存器，其中，所述下拉模块还包括下拉控制 装置，用以切换所述第一下拉装置和所述第二下拉装置交替输出低电平输出信号。3. 根据权利要求2所述的移位寄存器，其中，所述下拉控制装置包括第一切 换单元和第二切换单元，所述第一切换单元的控制端耦接到第一时钟信号和 第二时钟信号中与所述上拉装置相连的一者，所述第二切换单元的控制端耦 接到异于与所述第一切换单元控制端相连的一者的第一时钟信号和第二时钟 信号中的另一者。4. 根据权利要求1所述的移位寄存器，其中，所述上拉装置包括控制端，与所述上拉驱动装置相连；第一切换端，与所述第一时钟信号或所述第二时钟信号的相应一者相连; 第二切换端，与所述输出端相连。5. 根据权利要求1所述的移位寄存器，其中，所述上拉驱动装置包括控制端，与所述输入端相连; 第一切换端，与高电平电压源相连； 第二切换端，与所述上拉装置的控制端相连。6. 根据权利要求2所述的移位寄存器，其中， 所述第一下拉装置包括第一切换端，与第一时钟信号或第二时钟信号的相应一者相连； 第二切换端，与所述输出端相连；以及控制端，与异于与所述第一切换端相连的一者的所述第一时钟信号和所 述第二...

【专利技术属性】
技术研发人员：陈飞，凌志华，马骏，
申请(专利权)人：上海天马微电子有限公司，
类型：发明
国别省市：31[中国|上海]