在闪存装置中编程的方法制造方法及图纸

本发明专利技术公开了一种在闪存装置中编程方法。该方法包括：通过将第一存储单元的第一编程电压施加到字线，对耦合到偶数位线的第一存储单元进行编程；通过第一验证电压验证第一存储单元是否被编程，并在第一存储单元未被编程的情况下使用比第一存储单元的第一编程电压以步长电压顺序增加的编程电压对第一存储单元进行编程，通过将第二存储单元的第一编程电压施加到字线，对耦合到奇数位线的第二存储单元进行编程，以及通过高于第一验证电压的第二验证电压验证第二存储单元是否被编程，并且在第二存储单元未被编程的情况使用比第二存储单元的第一编程电压以步长电压顺序增加的编程电压对第二存储单元进行编程。

【技术实现步骤摘要】
相关申请的交叉引用本申请主张2007年8月6日提交的韩国专利申请No. 2007-78556的 优先权，通过引用将其内容全部包括在此。
技术介绍
本专利技术涉及一种对闪存装置进行编程的方法。更具体地，本专利技术涉及 一种减少闪存装置中由干涉效应引起的阈值电压不平衡的编程方法。最近,对于电编程和擦除数据并不需要刷新功能来周期性重写数据的 非易失性存储装置的需求增加。另外，已研究了存储装置的高集成度技术从而开发大容量存储装置 (例如，闪存装置)。一般而言，闪存装置分为NAND闪存和N0R闪存。在N0R闪存中，各 存储单元独立地连接到位线和字线，因此N0R闪存具有良好的随机存取时 间。而在MND闪存中，因为存储单元串联连接，所以对于一个单元串仅 需要一个触点，因此NAND闪存在集成度方面具有良好的特性。因此，在 高密度闪存中一般采用NAND闪存。最近，已积极研究了在一个存储单元中存储多个数据位的多位单元以 增强上述闪存的集成度。将该存储单元称作多级单元(下文称作MLC)。 将用于存储一个数据位的存储单元称作单级单元(SLC )。由于与具有两个阈值电压水平的SLC相比，MLC具有至少四个阈值电 压水平，所以MLC可以使位数相对于SLC增加为两倍或更多倍。另一方面，减少单元的阈值电压变化以实现MLC是重要的。此处该变 化的原因之一是单元间电容引起的干涉效应。图1是示出与闪存装置的传统编程方法相关的阈值电压分布的图。一般而言，包括在闪存装置中的存储单元阵列具有存储单元串联连接 的单元串结构，其中存储单元连接到偶数位线或奇数位线。此处奇数位线 与偶数位线相邻。在闪存装置的编程操作中，通过将编程电压(例如15V)施加到连接 到偶数位线的第一存储单元的字线，对第一存储单元进行编程，因此该第 一存储单元具有如图1的A所示的阈值电压分布。随后，通过将编程电压(例如15V)施加到第二存储单元的字线，对 连接到奇数位线的与第 一存储单元相邻的第二存储单元进行编程，因此第 二存储单元具有如图1的A'所示的阈值电压分布。在这种情况下，当第二 存储单元被编程时，由于干涉效应第一存储单元的阈值电压分布从A偏移 到B。阈值电压分布的这种变化使闪存装置的编程特性恶化。特别地，在 MLC闪存装置中，由于阈值电压分布的变化使得感测裕度(sensing margin)减小。
技术实现思路
本专利技术的 一个方面是提供一种，该方法使用 比第二發江电压小的第一验汪电压进行与偶数位线有关的编程操作，使得 阈值电压分布比通常的阈值电压分布小，其中第一mt电压与奇数位线的 编程操作有关，且第二验证电压与偶数位线的编程操作有关。然后，根据 当进行与奇数位线有关的编程操作时所使用的编程电压，由于干涉效应，结果，耦合到偶数位线的存储单元与耦合到奇数位线的存储单元具有相同 的阈值电压分布。根据本专利技术实施例的使用ISPP编程方法包 括使用以第一步长电压顺序递增的第一存储单元的编程电压对第一存储 单元进行编程，该第一存储单元耦合到偶数位线；以及使用以笫二步长电 压顺序递增的第二存储单元的编程电压对第二存储单元进行编程，该第二 存储单元耦合到奇数位线，其中第二步长电压高于第一步长电压。根据本专利技术另 一实施例的包括通过将第一 存储单元的第 一编程电压施加到与第 一存储单元相关的字线来对第 一存 储单元进行编程，该第一存储单元耦合到第一位线；在第一存储单元未被 编程的情况，将比第一存储单元的第一编程电压高第一步长电压的第一存 储单元的第二编程电压施加到字线，通过施加以第一步长电压递增的新的 编程电压对第一存储单元进行编程直到该第一存储单元被编程；通过将与第一存储单元的第一编程电压相等的第二存储单元的第一编程电压施加 到与笫二存储单元相关的字线，对笫二存储单元进行编程，该第二存储单元耦合到第二位线，其中第二位线与第一位线相邻；以及在第二存储单元 未被编程的情况，将比笫二存储单元的第一编程电压高第二步长电压的编 程电压施加到字线，通过施加以第二步长电压递增的新的编程电压对第二 存储单元进行编程直到第二存储单元被编程，其中第二步长电压高于第一 步长电压。根据本专利技术另 一实施例的闪速存储器的编程的方法包括执行第一编 程操作使得耦合到第一位线的第一存储单元的阈值电压增加到比目标电 压小的第 一 电压；并执行第二编程操作使得耦合到第二位线的第二存储单 元的阈值电压增加到等于或高于目标电压的第二水平，且第一存储单元的 阈值电压增加到等于或高于目标电压的第三水平。根据本专利技术另 一实施例的包括通过将第一 存储单元的第 一编程电压施加到与第 一存储单元相关的字线，对第一存储 单元进行编程，该第一存储单元耦合到第一位线；通过将小于目标电压的 第一会汪电压施加到该字线，验证第一存储单元是否被编程；通过将与第 一存储单元的第一编程电压相等的第二存储单元的第一编程电压施加到 与第二存储单元相关的字线，对第二存储单元进行编程，该第二存储单元 耦合到与第一位线相邻的第二位线；以及通过将与目标电压相等的第二验 证电压施加到该字线，發汪第二存储单元是否被编程。根据本专利技术另 一 实施例的包括通过将第一 存储单元的第一编程电压应用于字线，对第一存储单元进行编程，该第一 存储单元耦合到偶数位线；通过第 一验证电压*汪笫 一存储单元是否被编 程，并在第一存储单元未被编程的情况，4吏用比第一存储单元的第一编程 电压以步长电压顺序递增的编程电压对第一存储单元进行编程；通过将与 第一存储单元的第一编程电压相等的第二存储单元的第一编程电压施加到字线，对第二存储单元进行编程，该第二存储单元耦合到奇数位线；以 及通过高于第 一验证电压的第二验证电压验证第二存储单元是否被编程， 并在第二存储单元未被编程的情况使用比第二存储单元的第一编程电压 以步长电压顺序递增的编程电压对第二存储单元进行编程。如上所述，使用小于第一發汪电压的第二验 证电压进行与偶数位线相关的编程操作，使得阈值电压分布比通常的阈值 电压分布小，其中第一發逸电压与奇数位线的编程操作有关，且第二^电压与偶数位线的编程操作有关。然后，根据当进行与奇数位线有关的编 程操作时所使用的编程电压，由于干涉效应，耦合到偶数位线的存储单元 的阈值电压分布偏移到正常阈值电压分布。结果，耦合到偶数位线的存储 单元具有与耦合到奇数位线的存储单元相同的阈值电压分布。附图说明图1是示出与闪存装置的传统编程方法相关的阈值电压分布的图2是示出才艮据本专利技术第一实施例和第二实施例的闪存装置的存储 单元阵列的图3是示出对根据本专利技术第一实施例的闪存装置进行编程的方法中 的阈值电压分布的图；以及图4是示出对根据本专利技术第二实施例的闪存装置进行编程的方法中 的阈值电压分布的图。具体实施例方式在下文中，将参考附图更详细地说明本专利技术的实施例。图2是示出才艮据本专利技术第一实施例和第二实施例的闪存装置的存储 单元阵列的图。图3是示出对根据本专利技术第一实施例的闪存装置编程的方 法中的阈值电压分布的图。在下文中，将参考图2和图3详细说明根据本专利技术第一实施例的在闪 存装置中编程方法。可取作法是该方法使用递增步长脉冲编程 (incremental step pulse programming, ISPP)方法。首先，对耦合到偶数位线的第本文档来自技高网...

【技术保护点】
一种使用递增步长脉冲编程（ＩＳＰＰ）方法的在闪存装置中编程的方法，该方法包括：　使用以第一步长电压增加的第一存储单元的编程电压，对第一存储单元进行编程，所述第一存储单元耦合到第一位线；以及　使用以第二步长电压增加的第二编程电压，对第二存储单元进行编程，其中所述第二步长电压高于所述第一步长电压，所述第二存储单元耦合到第二位线，　其中所述第一位线和所述第二位线彼此相邻地设置。

【技术特征摘要】
KR 2007-8-6 10-2007-00785561.一种使用递增步长脉冲编程(ISPP)方法的在闪存装置中编程的方法，该方法包括使用以第一步长电压增加的第一存储单元的编程电压，对第一存储单元进行编程，所述第一存储单元耦合到第一位线；以及使用以第二步长电压增加的第二编程电压，对第二存储单元进行编程，其中所述第二步长电压高于所述第一步长电压，所述第二存储单元耦合到第二位线，其中所述第一位线和所述第二位线彼此相邻地设置。2. —种在闪存装置中编程的方法，该方法包括将第 一存储单元的第 一编程电压施加到与第 一存储单元相关联的字 线，所述第一存储单元耦合到第一位线；如果判断出所述第 一存储单元还未通过所述第 一存储单元的所述第 一编程电压被编程，则将所述第一存储单元的第二编程电压施加到与所述 第 一存储单元相关联的字线，所述第 一存储单元的所述第二编程电压比所 述第一存储单元的所述第一编程电压高第一步长电压；将与所述第 一存储单元的所述第 一编程电压相等的第二存储单元的 第 一编程电压施加到与第二存储单元相关联的字线，所述第二存储单元耦 合到第二位线，其中所述第二位线与所述第一位线相邻；以及如果判断出所述第二存储单元还未被编程，则将所述第二存储单元的 第二编程电压施加到与所述第二存储单元相关联的字线，其中所述第二存 储单元的所述第二编程电压比所述第二存储单元的所述第一编程电压高 第二步长电压，且所述第二步长电压高于所述第一步长电压。3. 如权利要求2所述的方法，其中所述第二步长电压比所述第一步 长电压高大约0. IV。4. 如权利要求2所述的方法，其中所述第一步长电压约为0. 3V，且 所述第二步长电压约为0. 4V。5. —种在闪存装置中编程的方法，该方法包括执行第一编程操作，使得耦合到第一位线的第一存储单元的阈值电压 增加到小于目标电压的第一电压；以及 执行第二编程操作，使得耦合到第二位线的第二存储单元的阈值电压 增加到等于或高于所述目标电压的第二水平，并且所述第一存储单元的阔 值电压增加到等于或高于所述目标电压的第三水平。6. —种在闪存...

【专利技术属性】
技术研发人员：卢由钟，朴世泉，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]