一种高速比较器电路制造技术

本发明专利技术公开了一种高速比较器电路，包括：输入级电路，用于连接差分电压信号输入，并将所述差分电压信号转换为差分电流信号；电压保持电路，用于将第一节点的电压保持在低于电源电压的范围；电源，与所述输入级电路、电压保持电路连接，并给输入级电路和电压保持电路提供电压；输出级电路，用于根据所述输入级电路输出的信号得到输出信号并反馈信号给电压保持电路；正反馈电路，所述正反馈电路用于在输入级电路的输入电压在比较器翻转点附近时，对所述比较器电路进行加速。本发明专利技术利用电压保持电路将第一节点的电压保持在低于电源电压的范围，加快比较器电路的翻转速度，提高电路性能，实现起来简单、可靠性好。可靠性好。可靠性好。

【技术实现步骤摘要】
一种高速比较器电路


[0001]本专利技术属于集成电路设计领域，更具体地说，涉及一种高速比较器电路。

技术介绍

[0002]比较器是集成电路设计中的基本模块，广泛应用于各类芯片设计中，而在某些应用场合中，例如：过流保护、过压保护等，需要比较器的速度足够快，一般来说，高速比较器的处理速度需达到纳秒级，否则芯片会出现失效、烧毁等严重问题。因此，高速比较器在集成电路设计中有至关重要的作用。
[0003]传统的高速比较器一般采用多级级联的方式，包括多个预放大级和锁存比较级。级数根据要求的翻转速度决定，一般大于二级。预放大级由输入对管和无源电阻组成，主要要求高带宽，尽量减小信号的延迟。锁存比较级将前级放大的信号进行比较锁存输出，主要要求高摆率，这样才能使输出电容电压变化速度足够快，提高比较器的翻转速度。但现有技术中，传统的高速比较器采用多级级联的方式，多级级联导致电路节点增多，寄生电容增大，降低了比较器的工作速度，前后仿真翻转速度差距较大，实际流片测试的翻转速度较前仿真差距较大，并且由于电路级数的增多，也增加了整体功耗。
[0004]申请公布日为2020年10月30日，申请公布号为CN111865274A，专利名称为比较器电路的中国专利公开了一种技术方案，包括比较器，耦接于电源电压与接地电压之间，用来依据一组输入信号进行比较以产生比较信号；电流源；以及正反馈电路。比较器包含一组输入端子以及分别耦接于电源电压与节点或接地电压之间的多组晶体管。正反馈电路对节点进行正反馈操作以于节点产生多个瞬间电流，以使比较器响应所述组输入信号的切换实时切换比较信号。任一正反馈电路包含：第一开关，用来响应比较信号的切换启用或禁用所述任一正反馈电路，启用时，第一电流通过第一开关；以及一组晶体管，用来产生对应于第一电流的第二电流，多个瞬间电流中的一瞬间电流对应于第二电流。该专利技术的比较器电路能打破速度和功率之间权衡。
[0005]申请公布日为2019年10月15日，申请公布号为CN110336546A，专利名称为一种低功耗高速度电流比较器电路的中国专利公开了一种技术电路，采用两个阈值电压不同的NMOS管即第一低阈值NMOS管和第一NMOS管作为比较器的输入对管，输入电流流进第一低阈值NMOS的源极电阻，当输入电流达到门限值时，使第一NMOS管MN1打开从而将第一NMOS管MN1的漏极拉低，比较器产生的比较信号VOUT1翻转，其中输入电流的门限值通过输入对管的阈值电压之差和修调电阻确定；该专利技术将输入电流的电压转换、参考电平的产生和信号比较在一个组合结构中实现，从而节省了功耗，并且实现了随温度零漂移。另外为了进一步提高速度，还设置了辅助钳位模块，利用钳位效应将比较器的输出电压钳位在一个比电源低的电压使得比较器的翻转速度加快。
[0006]上述专利在降低电路复杂度以及提高比较器的翻转速度方面有所改进，不同于上述专利，本专利技术提出了一种新的技术方案，在提升比较器的翻转速度及降低电路复杂度方面有很好的效果。

技术实现思路

[0007]1. 要解决的问题针对现有技术中比较器电路复杂度较大以及翻转速度慢的问题，本专利技术提供一种高速比较器电路。
[0008]2. 技术方案为了解决上述问题，本专利技术所采用的技术方案如下：一种高速比较器电路，包括：输入级电路，用于连接差分电压信号输入，并将所述差分电压信号转换为差分电流信号；电压保持电路，用于将第一节点的电压保持在低于电源电压的范围；电源，与所述输入级电路、电压保持电路连接，并给输入级电路和电压保持电路提供电压；输出级电路，用于根据所述输入级电路输出的信号得到输出信号并反馈信号给电压保持电路；正反馈电路，所述正反馈电路用于在输入级电路的输入电压在比较器翻转点附近时，对所述高速比较器电路进行加速。本专利技术利用电压保持电路将第一节点的电压保持在低于电源电压的范围，加快比较器电路的翻转速度，提高电路性能，实现起来简单、可靠性好；而且正反馈电路可进一步提高翻转速度，提高电路性能。
[0009]进一步地，所述正反馈电路包括第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管，其中，第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管的源极均连接电源和电压保持电路的输出端、输出级电路的输入端，第四PMOS管的栅极和漏极相连后连接第五PMOS管的栅极、第六PMOS管的漏极和输入级电路的第一输出端，第五PMOS管的漏极连接第一节点，第六PMOS管的栅极连接第七PMOS管的栅极和漏极以及第一节点。
[0010]进一步地，所述电压保持电路包括：第一电流源、第一PMOS管、第二PMOS管、第三PMOS管，其中，第一PMOS管的栅极和漏极相连后连接第二PMOS管的源极，第二PMOS管的栅极和漏极相连后连接第三PMOS管的栅极、第一电流源的正极，第一电流源的负极和第三PMOS管的漏极接地，第三PMOS管的源极连接第一节点。
[0011]进一步地，所述电压保持电路包括：放大器和第九PMOS管，其中，放大器的输入端的正极连接基准电压，输入端的负极和第九PMOS管的源极连接第一节点，第九PMOS管的栅极连接放大器的输出端，漏极接地。
[0012]进一步地，所述电压保持电路包括：第一电阻、第十PMOS管和第四电流源，其中，第一电阻的一端连接电源，另一端连接第二节点和第四电流源的正极，第十PMOS管的栅极连接第二节点，源极连接第一节点，漏极和第四电流源的负极接地。
[0013]进一步地，所述输入级电路包括第一NMOS管和第二NMOS管，其中，第一NMOS管的栅极连接第一输入端，源极和第二NMOS管的源极连接，漏极连接正反馈电路的输入端，第二NMOS管的栅极连接第二输入端，漏极连接第一节点。
[0014]进一步地，所述输出级电路包括第八PMOS管，其中，第八PMOS管的源极连接电源，栅极连接第一节点，漏极输出。
[0015]进一步地，所述输入级电路包括第一NMOS管和第二NMOS管，其中，第一NMOS管的栅极连接第一输入端，源极和第二NMOS管的源极连接，漏极连接正反馈电路的输入端，第二
NMOS管的栅极连接第二输入端，漏极连接第一节点。
[0016]进一步地，所述输出级电路包括第八PMOS管，其中，第八PMOS管的源极连接电源，栅极连接第一节点，漏极输出。
[0017]3. 有益效果相比于现有技术，本专利技术的有益效果为：（1）本专利技术采用锁存比较级和电压保持电路相结合的方式，通过电压保持电路控制MOS管的工作区来提高翻转速度，无需预放大级，减少了电路级数，降低了电路复杂度，减少了电路节点数，解决了现有技术中多级级联功耗大、实际测试翻转速度较仿真慢的问题；（2）本专利技术采用了较少的元器件，有利于节省成本；（3）本专利技术结构简单，设计合理，易于制造。
附图说明
[0018]图1为本专利技术的实施例一的电路图；图2为本专利技术的实施例二中的电压保持电路的电路图；图3为本专利技术的实施例三中的电压保持电路的电路图；图中：MP1：第一PMOS管；MP2：第二PMO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速比较器电路，其特征在于：包括：输入级电路，用于连接差分电压信号输入，并将所述差分电压信号转换为差分电流信号；电压保持电路，用于将第一节点的电压保持在低于电源电压的范围；电源，与所述输入级电路、电压保持电路连接，并给输入级电路和电压保持电路提供电压；输出级电路，用于根据所述输入级电路输出的信号得到输出信号并反馈信号给电压保持电路；正反馈电路，所述正反馈电路用于在输入级电路的输入电压在比较器翻转点附近时，对所述高速比较器电路进行加速。2.根据权利要求1所述的高速比较器电路，其特征在于：所述正反馈电路包括第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管，其中，第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管的源极均连接电源和电压保持电路的输出端、输出级电路的输入端，第四PMOS管的栅极和漏极相连后连接第五PMOS管的栅极、第六PMOS管的漏极和输入级电路的第一输出端，第五PMOS管的漏极连接第一节点，第六PMOS管的栅极连接第七PMOS管的栅极和漏极以及第一节点。3.根据权利要求1或2所述的高速比较器电路，其特征在于：所述电压保持电路包括：第一电流源、第一PMOS管、第二PMOS管、第三PMOS管，其中，第一PMOS管的栅极和漏极相连后连接第二PMOS管的源极，第二PMOS管的栅极和漏极相连后连接第三PMOS管的栅极、第一电流源的正极，第一电流源的负极和第三PMOS管的漏极接地，第三PMOS管的源极连接第一节点。4.根据权利要求1或2所述的高速比较器...

【专利技术属性】
技术研发人员：王荣，许正杰，聂建波，王阿明，
申请(专利权)人：南京模砾半导体有限责任公司，
类型：发明
国别省市：