最佳化读/写频道的电路和方法技术

本发明专利技术系提供一种方法与装置，用以将一局部响应最大相似（ＰＲＭＬ）读／写频道之位误差率最佳化。一实施例提供一种频道边限电路（３００），用以将一读／写频道之位错误率最佳化。该边限电路获得一干扰信号至一读／写频道，而将该位错误率最佳化。该信号系得自于该读／写频道之位错误。该电路系藉由提供一放大的干扰信号，而减少最佳化该频道之时间，该放大的干扰信号系于最佳化过程中增加一位错误率。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
计算机硬盘机，以如已知的固定碟机或是硬盘机，事实上已经成为计算机系统的储存标准。其大量的增加的原因除了可获性广、能量损耗低、资料转换率快以及大小尺寸缩小之外，还包含其成本低廉、储存容量高以及可信赖度高。碟机典型包含一个或多个以环境控制壳所包围的旋转磁盘。该硬驱动可具有数个读/写头，其系与该磁盘接触。该碟机更可包含用于读取与存写资料以及用于接触其它装置之电器。与该读/写头连接之该电器系包含电路，以控制头定位且产生或感应该磁盘上的电磁场。该电器将接收自一宿主装置，例如个人计算机，之资料进行编码，且将该资料转译为磁编码而存写至该磁盘上。当资料被要求时，该电器将该资料定位，感应该磁编码且将该编码转译为二位数字信息。亦可使用错误检视与更正，以确保资料的正确储存与恢复。该读/写头将所编码的资料进行侦测与重编作为磁束的区域。该资料之编码系藉由该磁盘之两连续区域间逆转流量之存在或不存在而进行。可藉由已知方法的「顶峰侦测」以读取资料，其中当一流逆转通过该读/写头时，即侦测该读/写头中的电压顶峰。然而，增加储存密度、需要所降低的顶峰强度、较佳的信号识别以及较高的磁盘转速，系促使该顶峰更为接近。所以，顶峰侦测方法变得越加复杂。已有改进读/写头与说明磁性编码的方法。例如，已有设计的磁阻(“MR”)读/写头，其具有所增加的敏感度以及所增加的敏感度，以及所增加的信号识别。此外，如以建立的局部响应最大相似(“PRML”)已知的技术。PRML碟机功能系基于殖入该碟机电器中的运算法，以读取由该磁束逆转所产生的模拟波形。代替寻找顶峰值，以PRML为基础的驱动，系将该模拟波形(该「局部响应」)数字样本化，且进行更进一步的信号处理技术以决定由该波形(「最大相似」)代表的最可能的位图案。PRML可容忍该磁信号中更多的噪声，以使用较低品质的磁盘与读/写头，其亦增加制造产量与降低成本。藉由如储存的成本/单元、资料转换率、能量需求以及形成因子(物理尺寸)等因子，所典型区分的硬驱动，需要增强的驱动组件，其可用以改善在优化设定时间、储存容量、运作率、可信度与能量效率中的成本效应。例如一区域，其包含PRML电器用以校准与调整该PRML读/写频道至该读/写头。以该该读/写头，校准与调整该PRML读/写频道之程序，当该读/写头与该读/写频道结合时，其通常系指如所执行的「频道边限」。在频道边限的过程中，调整该读/写频道之不同的系数，以产生该硬盘机与读/写频道组合之一最佳位错误率。在频道边限的过程中，透过一消耗矩阵，重复变化频道系数，以决定该硬盘机与读/写频道组合之一最佳位错误率。在频道边限透过数个阶段前进之后，可在需要重要时间的位错误率上，操作该硬盘机以侦测该位错误。用以减少时间注入干扰或附加的白高斯噪音(AWGN)之方法，至该读/写头频道结果。这些方法造成一套频道系数，其非最佳的低位错误率操作。因此，当提供一低位错误率时，需要减少频道边限的时间与资源。专利技术之概述本专利技术系揭露一种用以最佳化一局部响应，最大相似(PRML)读/写频道的位错误率之方法与装置。该磁编码频道可包含一频道边限电路，以进行该方法中的频道边限。该频道边限电路可驱动该读/写频道位错误之位错误率之一干扰信号。该干扰信号可藉由一可变的缩放因子而放大。可调整该可变的缩放因子，以供该读/写频道所处理之信号的人为改进与降解。该缩放干扰信号可与所选择的测试数据类型结合，且供于该读/写频道之一维特比侦测器电路。在一实施例中，该读/写频道系以局部响应，最大相似(PRML)为基础的读/写频道。该信道边限电路之一实施例可包含一位类型产生器电路，一第一加总电路，一缩放电路，以及一第二加总电路。该信道边限电路之组件系提供可变的放大干扰信号至该读/写频道之一维特比侦测器电路。该干扰信号系以该读/写频道之总错误相联合。该位类型产生器可在一位类型产生器输出，产生具有一选择类型的数字信号。由该位类型产生器所产生的典型选择测试类型，系为同位符合码。该选择类型可为，例如由直线回馈位移缓存器(LFSR)所产生的伪随机二位序列(PRBS)数据类型。该第一加总电路系包含一第一输入，第二输入与一输出。该第一输入系与该位类型产生器输出结合。该第一输入系接收受处理的二位资料信号。该受处理的二位资料信号，系与自一磁性资料储存媒体与该读/写头所处理的资料联合。该加总电路系用以产生一干扰信号。该干扰信号可被提供于该第一加总电路输出。在一实施例中，该干扰信号系与该第一输入所提供及在该第二输入二位资料信号所处理之该数字信号相联合。该缩放(scaling)电路系包含一输入，其经由该第一加总电路输出，可与该第一加总电路结合。该缩放电路系于该缩放电路输出，产生一缩放干扰信号。该缩放电路更可以藉由一可变的缩放因子，放大该干扰信号。可调整该可变的缩放因子，以在该读/写频道所处理之信号，提供改善或降解之所欲程度。该第二加总电路系包含一第一输入，一第二输入，以及一输出。该第一输入系接收自该缩放电路输出之该缩放干扰信号。该第二输入可与该位类型产生器输出结合。该第二输入系接收由该位类型产生器所产生之该数字信号。该第二加总电路系结合该数字信号与该缩放干扰信号。在该第二加总电路输出，提供该结合的信号，其定义该频道边限电路之一输出。最佳化一读/写频道之一位-错误率方法之实施例，系包含自一磁性资料储存媒体，读取一已知的测试数据类型信号；取得一干扰信号，以响应自该资料储存媒体所读取之资料；藉由一缩放因子以放大该干扰信号；结合该缩放干扰信号与该测试数据类型信号；以及提供所结合的干扰信号与该测试数据类型至该读/写频道。上述本专利技术之概数仅作为引言，并不会限制本专利技术之权利要求。本专利技术之其它优点与目的如下所述，且部分可由叙述中显而得知或可自本专利技术之施行中学得。本专利技术之目的与优点可由权利要求中所指之结合而得。图标之简单说明第1图系一方块图，说明与一宿主装置结合之硬驱动动。第2图系一方块图，说明使用一硬驱动之读/写频道。第3图系一方块图，说明包含一位错误边限电路之读/写频道。第4图系一流程图，说明最佳化一读/写频道之位错误率。专利技术之详细说明本案之实施例系关于以局部响应，最大相似(PRML)为基础的读/写频道。该PRML读/写频道系与该硬驱动之读/写头结合。其中，「结合」一词系指直接连接，或是透过一个或多个中间组件所间接连接。该读/写频道自该宿主装置，将数字资料转换至电脉冲，以控制该读/写头而将资料磁性记录至该硬盘。在读取操作中，该读/写频道接收由该读/写头所磁性感应的一模拟波形，且将该波形转换为储存于该驱动中的数字资料。该实施例提供用于一读/写频道之频道边限的方法与装置。在一实施例中，该读/写频道系以PRML为基础的读/写频道。该以PRML为基础的读/写频道可合并一频道边限电路，以进行用于最佳化该读/写频道之频道边限的方法。该频道边限电路驱动一干扰信号，其系与该读/写频道之错误与不正确性相关。该干扰信号可藉由一可变的缩放因子放大，以减少该读/写频道之一位错误率所需之时间。请参阅第1图至第4图，以更进一步说明此实施例。请参阅第1图之方块图，其系说明结合一宿主装置112之一硬驱动100。为说明此实施例，有些组件未显示，例如服务器/致动器马达控制。该驱动100包含磁表面与纺本文档来自技高网...

【技术保护点】
一种集成电路，用于将与一硬盘机耦合之一读／写频道之一位－错误率最佳化，该集成电路系包含：　一位图案产生器电路，用以产生一数字信号，其系在一位图案产生器输出具有一选择的图案；一第一加总电路，其具有一第一输入，一第二输入，以及一 输出，该第一输入系与该位图案产生器输出耦合，且用以接收该数字信号，该第二输入用以接收一被处理的二位数字信号，其代表自一磁性资料储存媒体所读取之资料，该加总电路系用以在该第一加总电路输出处，产生一干扰信号，该干扰信号系代表在该第一输入所提供之该数字信号与在该第二输入之该被处理的二位资料信号之间的差；　一缩放电路，其具有一输入耦合于该第一加总电路之输出，且系用以接收该干扰信号，该缩放电路系用以在该缩放电路输出，产生一缩放的干扰信号；以及一第二加总电路，其系具有第一 输入，一第二输入以及一输出，该第一输入系耦合至该缩放电路输出，且用以接收该缩放的干扰信号，该第二输入系耦合至该位图案产生器输出，且用以接收该数字信号，该第二加总电路系用以组合该数字信号与该缩放的干扰信号，该组合的信号系被提供于该第二加总电路输出。

【技术特征摘要】
US 2001-6-29 09/896,6401.一种集成电路，用于将与一硬盘机耦合之一读/写频道之一位-错误率最佳化，该集成电路系包含一位图案产生器电路，用以产生一数字信号，其系在一位图案产生器输出具有一选择的图案；一第一加总电路，其具有一第一输入，一第二输入，以及一输出，该第一输入系与该位图案产生器输出耦合，且用以接收该数字信号，该第二输入用以接收一被处理的二位数字信号，其代表自一磁性资料储存媒体所读取之资料，该加总电路系用以在该第一加总电路输出处，产生一干扰信号，该干扰信号系代表在该第一输入所提供之该数字信号与在该第二输入之该被处理的二位资料信号之间的差；一缩放电路，其具有一输入耦合于该第一加总电路之输出，且系用以接收该干扰信号，该缩放电路系用以在该缩放电路输出，产生一缩放的干扰信号；以及一第二加总电路，其系具有第一输入，一第二输入以及一输出，该第一输入系耦合至该缩放电路输出，且用以接收该缩放的干扰信号，该第二输入系耦合至该位图案产生器输出，且用以接收该数字信号，该第二加总电路系用以组合该数字信号与该缩放的干扰信号，该组合的信号系被提供于该第二加总电路输出。2.如权利要求第1项之集成电路，其中该磁性资料储存媒体之设计，系具有含选择的位图案之该数字信号。3.如权利要求第2项之集成电路，其中该被处理的二位信号，系包含自设计具有选择的位图案之该磁性资料储存媒体所读取之资料。4.如权利要求第3项之集成电路，其中该被处理的二位信号，系包含自设计具有选择的位图案之该磁性资料储存媒体所读取且由该读/写频道所处理之数据。5.如权利要求第4项之集成电路，其中该干扰信号系包含一信号，其代表该被处理之二位信号与该数字信号之间的总错误。6.如权利要求第5项之集成电路，其中该位图案产生器电路系包含一线性回馈位移缓存器(LFSR)。7.如权利要求第6项之集成电路，其中该缩放电路系藉由一可变的缩放因子以缩放该干扰信号，该缩放因子的选择系基于该读/写频道之所欲的错误率表现。8.如权利要求第7项之集成电路，其中该读/写频道更包含一模拟前端(AFE)电路，用以接收一模拟信号，其系与自该磁性资料储存媒体所读取之资料相关，且处理该模拟信号至一所欲的振幅与带宽，将该处理的模拟信号提供于一模拟前端输出；一模拟-至-数字(ADC)转换器，其系耦合至该模拟前端输出，且用以转换该模拟信号至一时间顺序二位信号，将该二位信号提供至一ADC转换器；一二位信号处理电路，其系耦合至该ADC转换器，且用以将该二位信号正常化至一所欲的脉冲响应、脉冲振幅以及样本时间。9.如权利要求第8项之集成电路，其中该二位信号处理电路系包含一有限输入响应(FIR)过滤电路，其系耦合至该ADC输出，且用以将该二位信号之频率组件均等化，具有均等化的频率组件之该二位信号系被提供于一FIR输出；以及一内插计时回复(ITR)电路，其系耦合至该FIR输出，且用以将该二位信号之样本时间转换至一所欲之样本时间。10.如权利要求第9项之集成电路，其中该读/写频道系包含一局部响应最大相似(PRML)读/写频道。11.一种读/写频道，其系与一硬盘机一起使用，系包含一模拟前端(AFE)电路，其系用以将自一磁性储存媒体所读取之资料相关的一模拟信号进行处理，至一所欲之振幅与带宽，该被处理的模拟系号系被提供于一AFE输出；一模拟-至-数字转换器(ADC)电路，其系具有一第一输入耦合至该AFE输出，该ADC系用以在该AFE输出，将该被处理的模拟信号转换为一时间顺序的二位信号，该二位信号系被提供至一ADC输出；一数字信号处理电路，其系耦合至该ADC输出，且用以将该二位信号之一脉冲响应、一振幅与一取样时间进行正常化，该被正常化的二位信号系被提供于一数字处理电路输出；一频道边限电路，其系耦合至该数字信号处理电路输出，且用以产生一最佳化信号于一频道边限电路输出；以及一维特比侦测器，其系耦合至该频道边限电路，且用以决定该二位信号之一资料图案。12.如权利要求第11项之读/写频道，其中该频道边限电路系基于该读/写频道之位错误信号，而产生该最佳化信号。13.如权利要求第12项之读/写频道，其中该最佳化信号系包含与该读/写频道之噪声相关之一放大的总位错误信号。14.如权利要求第13项之读/写频道，其中该频道边限电路系包含一位图案产生器电路，用以产生一数字信号，其系在一位图案产生器输出具有一选择的图案；一第一加总电路，其具有一第一输入，一第二输入，以及一输出，该第一输入系与该位图案产生器输出耦合，且用以接收该数字信号，该第二输入用以接收一被处理的二位数字信号，其代表自一磁性资料储存媒体所读取之资料，该加总电路系用以产生一干扰信号，该干扰信号系与在该第一输入所提供之该数字信号与在该第一加总电路输入之该被处理的二位资料信号之间的差相联合，该干扰信号系被提供于该输出；一缩放电路，其具有一输入耦合于该第一加总电路之输出，该缩放电路系用以在该缩放电路输出产生一缩放的干扰信号；以及一第二加总电路，其系具有第一输入，一第二输入以及一输出，该第一输入系耦合至该缩放电路输出，且用以接收该缩放的干扰信号，该第二输入系耦合至该位图案产生器输出，且用以接收该数字信号，该第二加总电路系用以组合该数字信号与该缩放的干扰信号，该组合的信号系被提供于该第二加总电路输出。15.如权利要求第14项之读/...

【专利技术属性】
技术研发人员：WG布利斯，JW雷，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]