改善背照式CMOS图像传感器的晶圆色差的制造方法技术

本发明专利技术公开了一种改善背照式CMOS图像传感器的晶圆色差的制造方法的背面工艺中包括步骤：步骤一、完成背面金属屏蔽层的图形化工艺，图形化后的背面金属屏蔽层将像素区打开以及将像素区周侧覆盖；步骤二、按照所需的厚度控制CVD沉积工艺在保证后续不需要采用CMP工艺的条件下形成第一背面介质层。本发明专利技术能防止覆盖在背面金属屏蔽层上的第一背面介质层出现蝶形缺陷，同时还能使第一背面介质层的厚度满足要求，最后能消除第一背面介质层形成的晶圆色差。圆色差。圆色差。

【技术实现步骤摘要】
改善背照式CMOS图像传感器的晶圆色差的制造方法


[0001]本专利技术涉及半导体集成电路制造领域，特别涉及一种改善背照式CMOS图像传感器的晶圆色差的制造方法。

技术介绍

[0002]现有CMOS图像传感器(CMOS Image Sensor，CIS)由像素(Pixel)单元电路和CMOS电路构成，相对于CCD图像传感器，CMOS图像传感器因为采用CMOS标准制作工艺，因此具有更好的可集成度，可以与其他数模运算和控制电路集成在同一块芯片上，更适应未来的发展。
[0003]根据现有CMOS图像传感器的像素单元电路所含晶体管数目，其主要分为3T型结构和4T型结构。CMOS图像传感器的像素单元电路包括感光二极管(PD)和CMOS像素读出电路；根据3T型结构和4T型结构不同，CMOS像素读出电路的设置不同。3T型结构中CMOS像素读出电路包括了复位管、放大管和选择管，通常三者都为NMOS管。4T型结构中CMOS像素读出电路中还增加了一个转移晶体管或称为传输管；所述转移晶体管会将感光二极管中产生的光生电子转移到浮空有源区(Floating Diffusion，FD)。
[0004]CMOS图像传感器的像素单元电路形成于像素区中，在像素区中，各像素单元电路会呈阵列排列。
[0005]在像素区的周侧为外围区，外围区的CMOS电路为外围电路，外围电路包括输入输出缓冲电路和逻辑电路等。
[0006]根据光线进入到像素区中的感光二极管中的路径不同，CIS由分为前照式(FSI)CIS和背照式(BSI)CIS。
[0007]FIS CIS中，光线需要穿过金属互连层材料达到像素区的感光二极管中，并容易产生干扰。而BSI CIS中，光线会到达感光二极管中的光路更短，且不会受到正面金属互连层的干扰，最后会提高量子效率和降低串扰。
[0008]图1A
‑
图1B是现有背照式CMOS图像传感器的背面工艺中形成背面金属屏蔽层103后的背面介质层104时各步骤中的器件剖面结构示意图；
[0009]如图1A至图1B所示，是现有背照式CMOS图像传感器的背面工艺中形成背面金属屏蔽层103后的背面介质层104时各步骤中的器件剖面结构示意图；如图1A所示，BSI CIS中需要采用背面工艺，背面工艺包括对半导体衬底101进行背面减薄，形成底部抗反射涂层(BARC)，背面缓冲层102和背面金属屏蔽(shielding)层103，背面金属屏蔽层103主要用于阻挡光线进入到外围电路中，故背面金属屏蔽层103需要进行图形化如进行光刻定义加刻蚀工艺使得背面金属屏蔽层103仅形成于外围区的表面上，这样背面金属屏蔽层103在外围区和像素区的边界处会形成一个台阶。
[0010]如图1A所示，后续还需要形成进一步形成背面介质层104，这一层背面介质层104会跨域台阶而同时覆盖在像素区和外围区，使得背面介质层104的表面不平坦。
[0011]如图1B所示，为了使背面介质层104平坦化，现有工艺中会在背面介质层104形成
后采用化学机械研磨(CMP)工艺中对背面介质层104进行平坦化处理。这种平坦化处理在像素区的尺寸较小时问题不是很大，但是在大像元产品中，像素区的边长会达到3微米以上，这样像素区两侧的台阶的间距就比较大，CMP工艺容易使得在像素区的顶部的背面介质层104的表面形成蝶形(dish)缺陷。蝶形缺陷会使得像素区不同位置处的光路的长度不一致，会对器件的感光产生不利影响。同时，背面介质层104通常为氧化硅，不同厚度的氧化硅的颜色不同，所以从晶圆上看，背面介质层104完成CMP后会出现晶圆色差。

技术实现思路

[0012]本专利技术所要解决的技术问题是提供一种改善背照式CMOS图像传感器的晶圆色差的制造方法，能防止覆盖在背面金属屏蔽层上的第一背面介质层出现蝶形缺陷，同时还能使第一背面介质层的厚度满足要求，最后能消除第一背面介质层形成的晶圆色差。
[0013]为解决上述技术问题，本专利技术提供的改善背照式CMOS图像传感器的晶圆色差的制造方法的背面工艺中包括步骤：
[0014]步骤一、完成背面金属屏蔽层的图形化工艺，图形化后的所述背面金属屏蔽层将像素区打开以及将所述像素区周侧覆盖，所述像素区中形成有多个按阵列排列的像素单元结构，所述像素区的周侧区域为外围区，所述外围区形成有外围电路，所述背面金属屏蔽层用于阻挡光学进入到所述外围电路中；在所述像素区和所述外围区的界面处所述背面金属屏蔽层具有台阶。
[0015]步骤二、按照所需的厚度控制CVD沉积工艺在保证后续不需要采用CMP工艺的条件下形成第一背面介质层，所述第一背面介质层覆盖在所述像素区的背面表面、所述台阶和所述背面金属屏蔽层表面，使得在背面方向上，使位于所述像素区的所述第一背面介质层的表面保留为低于位于所述背面金属屏蔽层表面的所述第一背面介质层的表面的结构，以保证位于所述像素区的所述第一背面介质层本身具有平坦结构，以消除采用CMP工艺时在所述像素区形成的蝶形缺陷，从而消除背照式CMOS图像传感器的芯片内的晶圆色差。
[0016]进一步的改进是，所述第一背面介质层的材料包括氧化硅。
[0017]进一步的改进是，所述背面金属屏蔽层的材料包括Al。
[0018]进一步的改进是，在俯视面上，所述像素区呈正方形。
[0019]进一步的改进是，所述像素区为边长为3微米以上的大像元结构。
[0020]所述像素区的尺寸越大，CMP工艺在所述像素区形成的蝶形缺陷越大。
[0021]进一步的改进是，所述背面金属屏蔽层的厚度为
[0022]进一步的改进是，所述第一背面介质层的厚度为
[0023]进一步的改进是，在所述外围区的周侧为接合焊盘区，所述接合焊盘区的金属同时连接背面的所述背面金属屏蔽层和照式CMOS图像传感器的正面的金属互连层。
[0024]进一步的改进是，在步骤一之前，背面工艺还包括：
[0025]对半导体衬底进行背面减薄。
[0026]在所述半导体衬底的背面形成第二背面介质层。
[0027]进一步的改进是，背面减薄后的所述半导体衬底的厚度为2微米～3微米。
[0028]进一步的改进是，所述第二背面介质层包括BARC层或背面缓冲介质层。
[0029]进一步的改进是，所述背面缓冲介质层包括TEOS氧化层。
[0030]进一步的改进是，所述TEOS氧化层的厚度为
[0031]进一步的改进是，在进行所述背面工艺之前，还包括在所述半导体衬底上形成正面工艺的步骤，正面工艺步骤包括：
[0032]在所述像素区中形成像素单元电路，所述像素单元电路包括感光二极管和CMOS像素读出电路。
[0033]在外围区中形成所述外围电路；所述外围电路中的CMOS器件和所述CMOS像素读取电流的CMOS器件能同时形成。
[0034]进一步的改进是，步骤二之后，所述背面工艺还包括：
[0035]形成彩色滤波器；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善背照式CMOS图像传感器的晶圆色差的制造方法，其特征在于，背面工艺中包括步骤：步骤一、完成背面金属屏蔽层的图形化工艺，图形化后的所述背面金属屏蔽层将像素区打开以及将所述像素区周侧覆盖，所述像素区中形成有多个按阵列排列的像素单元结构，所述像素区的周侧区域为外围区，所述外围区形成有外围电路，所述背面金属屏蔽层用于阻挡光学进入到所述外围电路中；在所述像素区和所述外围区的界面处所述背面金属屏蔽层具有台阶；步骤二、按照所需的厚度控制CVD沉积工艺在保证后续不需要采用CMP工艺的条件下形成第一背面介质层，所述第一背面介质层覆盖在所述像素区的背面表面、所述台阶和所述背面金属屏蔽层表面，使得在背面方向上，使位于所述像素区的所述第一背面介质层的表面保留为低于位于所述背面金属屏蔽层表面的所述第一背面介质层的表面的结构，以保证位于所述像素区的所述第一背面介质层本身具有平坦结构，以消除采用CMP工艺时在所述像素区形成的蝶形缺陷，从而消除背照式CMOS图像传感器的芯片内的晶圆色差。2.如权利要求1所述的改善背照式CMOS图像传感器的晶圆色差的制造方法，其特征在于：所述第一背面介质层的材料包括氧化硅。3.如权利要求1所述的改善背照式CMOS图像传感器的晶圆色差的制造方法，其特征在于：所述背面金属屏蔽层的材料包括Al。4.如权利要求1所述的改善背照式CMOS图像传感器的晶圆色差的制造方法，其特征在于：在俯视面上，所述像素区呈正方形。5.如权利要求3所述的改善背照式CMOS图像传感器的晶圆色差的制造方法，其特征在于：所述像素区为边长为3微米以上的大像元结构；所述像素区的尺寸越大，CMP工艺在所述像素区形成的蝶形缺陷越大。6.如权利要求5所述的改善背照式CMOS图像传感器的晶圆色差的制造方法，其特征在于：所述背面金属屏蔽层的厚度为7.如权利...

【专利技术属性】
技术研发人员：夏小峰，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：