列车调度数字录放机制造技术

本实用新型专利技术涉及的列车调度数字录放机包括模拟通道部分、与之相连的信号转换和处理部分，与信号转换和处理部分相连的信息存储部，以及与信号转换和处理部分及信息存储部分相连的时钟记录部分。数字信号处理器程序存储器通过数据线和地址线与时钟记录和信息存储部分连接；信息存储部分包括：动态存储器及扩展驱动接口；时钟记录部分包括：掉电保持日历时钟。（*该技术在2007年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及到一种分体式数字语音记录装置，尤其是一种列车调度数字录放机。众所周知，数字录放机在记录语音的同时还要记录实时时间，目前的数字记录器采用晶体振荡器的方法由单片机计算时间，这样当电源掉电时，单片机不工作，时钟停止运行。上电后必须重新设置时间，否则录放机时间将发生错误影响语音记录的完整性。另一方面，目前的数字录放机以星期、时、分的方式记录时间，在存储语音容量超过七天后将分不出记录语音的日期和时间。如中国专利ZL96212038.3。本技术的目的是要提供一种数字录放机，它在掉电后可继续保持时钟运行，上电后不用重新设置时间，并可以分辨较长时间的记录内容。本技术的目的是这样实现的该列车调度数字录放机包括模拟通道部分，与之相连的信号转换和处理部分，与信号转换和处理部分相连的信息存储部分，以及与信号转换和处理部分及信息存储部分相连的时钟记录部分。其中，模拟通道包括输入音频信号的阻抗变换、低噪声放大、自动增益控制和输入转换控制。模拟通道部分通过音频线与信号转换和处理部分连接；信号转换和处理部分包括模拟数字转换器和数字模拟转换器，数字信号处理器程序存储器，该部分通过数据线和地址线与时钟记录和信息存储部分连接；信息存储部分包括动态存储器及扩展驱动接口；时钟记录部分包括掉电保持日历时钟。数字信号处理器的数据端连接到掉电保持日历时钟集成电路(DS12887)的数据端，掉电保持日历时钟集成电路的地址锁存线端(AS)，读写控制线DS、W/R连接信息存储部分的扩展驱动接口电路的可编程门阵列芯片(EPLD)的相应端口。本技术具有如下效果利用具有掉电保持功能的日历时钟，在电源断电后语音记录系统的时钟仍可继续运行，电源上电后不用重新设置时间就可正常记录语音信息，利用月、日、时、分方式可以分辨较长时间的记录内容。本技术的具体结构由以下的实施例及其附图给出。附图说明图1是根据本技术提出的列车调度数字录放机电路原理框图；图2是根据本技术提出的列车调度数字录放机电路原理图。以下结合附图及其最佳实施例对本技术提出的具体结构做进一步的描述。如图1、图2所示，列车调度数字录放机包括模拟通道部分，与之相连的信号转换和处理部分，与信号转换和处理部分相连的信息存储部分，以及与信号转换和处理部分及信息存储部分相连的时钟记录部分。其中，模拟通道包括输入音频信号的阻抗变换、低噪声放大、自动增益控制和输入转换控制。模拟通道部分通过音频线与信号转换和处理部分连接；信号转换和处理部分包括模拟数字转换器和数字模转换器，数字信号处理器程序存储器。该部分通过数据线和地址线与时钟记录和信息存储部分连接；信息存储部分包括动态存储器及扩展驱动接口；时钟记录部分包括掉电保持日历时钟集成电路。数字信号处理器的数据端连接到掉电保持日历时钟集成电路(DS12887)的数据端，掉电保持日历时钟电路的地址锁存线端(AS)，读写控制线DS、W/R连接信息存储部分的扩展驱动接口电路的可编程门阵列芯片(EPLD)的相应端口。本装置的数字语音处理器IC2(NS32AM163VM)是美国NS公司生产的专用DSP芯片，用于语音、图像等方面的数据处理，TP3054是模拟数字转换器和数字模拟转换器CODEC芯片，IC1为大动态电流型运放(LM13600)。语音信号从IN1输入经过C1、R2加至IC1放大，放大后由第5脚输出至C4加到U1输出缓冲，然后经过CODEC(TP3054)电路A/D转换送入DSP(IC2)进行语音信号的压缩。DSP检测到语音输入后马上通过数据线D0～D7和地址锁存线AS锁定掉电保持日历时钟集成电路IC3(DS12887)的地址，再通过数据线D0～D7和读出线W/R从DS12887中取出当时的月、日和时间同语音信号一起存入存储器DRAM中。从而完成语音记录的过程。输入语音信号进入自动增益控制单元放大后得到一个适当电平范围内的信号，这个信号进入CODEC转换为数字信号(A/D转换)，送给NS32AM163，DSP对数字信号做实时的数字压缩，同时CPU从计时器中取出当前时钟，把语音压缩信号和时钟信息存入存储器，至此完成数字化的语音记录。本文档来自技高网...

【技术保护点】
一种列车调度数字录放机，包括模拟通道部分，与之相连的信号转换和处理部分，与信号转换和处理部分相连的信息存储部分，以及与信号转换和处理部分及信息存储部分相连的时钟记录部分，其中模拟通道包括：输入音频信号的阻抗变换、低噪声放大、自动增益控制和输入转换控制，模拟通道部分通过音频线与信号转换和处理部分连接；信号转换和处理部分包括：模拟数字转换器和数字模拟转换器，数字信号处理器程序存储器，该部分通过数据线和地址线与时钟记录和信息存储部分连接；信息存储部分包括：动态存储器及扩展驱动接口，其特征在于：时钟记录部分包括掉电保持日历时钟集成电路，数字信号处理器的数据端连接到掉电保持日历时钟集成电路（ＤＳ１２８８７）的数据端，掉电保持日历时钟电路的地址锁存线端（ＡＳ）读写控制线ＤＳ、Ｗ／Ｒ连接信息存储部分的扩展驱动接口电路可编程门阵列芯片（ＥＰＬＤ）的相应端口。

【技术特征摘要】
1.一种列车调度数字录放机，包括模拟通道部分，与之相连的信号转换和处理部分，与信号转换和处理部分相连的信息存储部分，以及与信号转换和处理部分及信息存储部分相连的时钟记录部分，其中模拟通道包括输入音频信号的阻抗变换、低噪声放大、自动增益控制和输入转换控制，模拟通道部分通过音频线与信号转换和处理部分连接；信号转换和处理部分包括模拟数字转换器和数字模拟转换器，数字信号处理器程序...

【专利技术属性】
技术研发人员：王惠生，马双久，张灏，石文江，张东风，张奇峰，
申请(专利权)人：铁道部科学研究院通信信号研究所，
类型：实用新型
国别省市：11[中国|北京]