半导体装置和使用该半导体装置的系统制造方法及图纸

本公开涉及一种半导体装置和使用该半导体装置的系统。该半导体装置具有定时器单元和处理单元。定时器单元包括二进制计数器和第一转换器。第一转换器将从二进制计数器输出的第一计数值转换为格雷码以作为第一格雷码数据输出。处理单元包括第一同步器和故障检测单元，第一同步器与系统时钟信号同步地捕获从定时器单元传输的第一格雷码数据，并且输出所捕获的第一格雷码数据作为第二格雷码数据，故障检测单元基于从定时器单元传输的第一格雷码数据来生成用于故障检测的数据，并且将基于第二格雷码数据的第二计数值与基于用于故障检测的数据的第三计数值进行比较。测的数据的第三计数值进行比较。测的数据的第三计数值进行比较。

【技术实现步骤摘要】
半导体装置和使用该半导体装置的系统


[0001]本专利技术涉及一种半导体装置，并且本专利技术可以适当地应用于例如具有通用定时器的半导体装置。

技术介绍

[0002]近年来，需要用于车辆的半导体装置以增强功能安全性。在应用了功能安全性的系统中，例如，当构成系统的组件发生故障时，可以通过设计为检测故障并且减少故障影响来确保安全状态。支持功能安全性的半导体装置需要一种机制来诊断电路是否正常运行。
[0003]另外，用于车辆的半导体装置变得越来越复杂。例如，用于车辆的半导体装置配备有多个CPU(中央处理单元)以实现高功能性。一些CPU从通用定时器接收公共定时器计数值。例如，每个CPU基于定时器计数值来执行中断例程。
[0004]安装在用于车辆的半导体装置上的多个CPU以高速运行并且关于彼此执行异步操作，从而提高了作为半导体装置的性能。因此，通用定时器也与每个CPU异步地操作，并且来自通用定时器的计数值被异步地传输给CPU。
[0005]为了实现从通用定时器到CPU的异步传输，通用定时器将定时器计数值从二进制码转换为格雷码并且输出格雷码。格雷码是如下这种代码：当计数值递增1时，汉明距离为1。通过将定时器计数值转换为格雷码，CPU避免了在定时器计数值正在改变时捕获不活动数据。
[0006]从功能安全的角度来看，通用定时器与执行这种异步传输的CPU之间的连接也需要功能安全。即，需要检测通用定时器与CPU之间的路径中的故障。
[0007]已经提出了各种方法来检测在设备之间传输的数据中的错误。<br/>[0008]下面列出了所公开的技术。
[0009][专利文献1]日本未审查专利申请公开No.2010
‑
211347
[0010]例如，专利文献1公开了使用检错码的检错技术。专利文献1的信息处理设备基于从诸如定时器等总线从设备输出的数据来生成错误检测码，并且基于所传输的数据和所生成的错误检测码来检测所传输的数据中的错误。

技术实现思路

[0011]但是，如果将错误检测码添加到被转换为格雷码的计时器计数值的数据中以用于异步传输，则相邻码之间的汉明距离会增加。因此，CPU可能会在定时器计数值正在改变时捕获不活动数据。即，CPU可能无法捕获正确的定时器计数值。因此，难以将专利文献1中公开的技术应用于路径故障检测，该路径故障检测通过从诸如通用定时器到CPU的异步传输而被执行。
[0012]根据本说明书的描述和附图，其他目的和新颖特征将变得清楚。
[0013]根据一个实施例，半导体装置具有定时器单元和处理单元。定时器单元包括二进制计数器和第一转换器。第一转换器将从二进制计数器输出的第一计数值转换为格雷码以
作为第一格雷码数据输出。处理单元包括第一同步器和故障检测单元。第一同步器与系统时钟信号同步地捕获从定时器单元传输的第一格雷码数据，并且输出所捕获的第一格雷码数据作为第二格雷码数据。故障检测单元基于从定时器单元传输的第一格雷码数据来生成用于故障检测的数据，并且将基于第二格雷码数据的第二计数值与基于用于故障检测的数据的第三计数值进行比较。
[0014]根据一个实施例，可以检测通用定时器与被执行异步传输的处理单元之间的故障。因此，可以提高半导体装置的可靠性。
附图说明
[0015]图1是示出根据第一实施例的半导体装置的示例性配置的图；
[0016]图2是示出根据第一实施例的通用定时器和处理单元的配置的示例的图；
[0017]图3是示出根据第一实施例的半导体装置的示例性操作的图；
[0018]图4是示出根据第一实施例的半导体装置的另一示例性操作的图；
[0019]图5是示出比较电路的配置的修改示例的图；
[0020]图6是示出根据第二实施例的半导体装置的示例性配置的图；
[0021]图7是示出根据第二实施例的通用定时器和处理单元的配置的示例的图；
[0022]图8是示出根据第二实施例的半导体装置的示例性操作的图；以及
[0023]图9是用于说明根据第二实施例的半导体装置的另一示例性操作的图。
具体实施方式
[0024]在下文中，将通过参考附图详细描述根据一个实施例的半导体装置。在说明书和附图中，相同或相应形状的元件由相同的附图标记表示，并且省略其重复描述。在附图中，为了便于描述，可以省略或简化校准。另外，至少一些实施例可以彼此任意地组合。
[0025]第一实施例
[0026]图1是示出本实施例中的半导体装置1的示例性配置的图。如图1所示，半导体装置1包括通用定时器10、处理单元100至120和故障管理单元130。通用定时器10、处理单元100至120和故障管理单元130优选地被配置为一个半导体芯片，但是每个或其一部分可以是构成半导体系统的不同半导体芯片。
[0027]通用定时器10包括计数器11。计数器11是递增计数器。通用定时器10将计数器11的输出作为定时器计数值异步地传输给处理单元100至120。
[0028]处理单元100至120彼此异步操作，并且各自执行数据处理。处理单元100至120中的每个处理单元接收从通用定时器10传输的定时器计数值。处理单元100至120例如使用所接收的定时器计数值作为用于调试功能的跟踪输出或用于中断处理等的时间戳。此外，每个处理单元100至120在从通用定时器10到每个处理单元的路径中执行故障检测。
[0029]故障管理单元130接收处理单元100至120的故障检测结果。因此，从通用定时器10到相应处理单元的相应路径中的故障检测结果被收集到故障管理单元中以执行与故障检测结果相对应的适当处理，例如中断、复位等。
[0030]此外，参考图2，将描述通用定时器10和处理单元100。图2是示出通用定时器10和处理单元100的详细配置示例的框图。由于图1中的处理单元110和120的配置示例与处理单
元100的情况相同，因此省略其描述。
[0031]除了计数器11，通用定时器10还包括转换器12。计数器11是二进制计数器，并且输出以二进制码递增计数的计数值。该计数值是通用定时器10的定时器计数值。转换器12将数据从二进制码转换为格雷码。因此，从计数器11输出的数据从二进制码被转换为格雷码。由转换器12转换为格雷码的数据被输出作为格雷码数据CNTVALUEG(也称为第一格雷码数据)。通用定时器10复制格雷码数据CNTVALUEG，并且将它们传输给处理单元100作为格雷码数据CNTVALUEG_m和格雷码数据CNTVALUEG_c。格雷码数据CNTVALUEG_c被用于故障检测。
[0032]处理单元100包括同步器101、转换器102、处理执行单元103和故障检测单元104，并且从通用定时器10接收格雷码数据CNTVALUEG_m和格雷码数据CNTVALUEG_c。
[0033]同步器101与处理单元100的系统时钟信号同步地捕获所接收的信号。即，同步器101与处理单元100的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：定时器单元，具有：二进制计数器，以及第一转换器，被配置为将从所述二进制计数器输出的第一计数值转换为格雷码，以作为第一格雷码数据进行输出，处理单元，具有：第一同步器，被配置为与系统时钟信号同步地捕获从所述定时器单元传输的所述第一格雷码数据，以作为第二格雷码数据进行输出，以及故障检测单元，被配置为基于从所述定时器单元传输的所述第一格雷码数据来生成用于故障检测的数据，并且将基于所述第二格雷码数据的第二计数值与基于所述用于故障检测的数据的第三计数值进行比较。2.根据权利要求1所述的半导体装置，其中所述故障检测单元确定所述第二计数值与所述第三计数值之间的差值是否等于或小于预定值。3.根据权利要求2所述的半导体装置，其中当所述差值大于所述预定值时，所述故障检测单元输出故障检测信号。4.根据权利要求1所述的半导体装置，其中所述故障检测单元确定所述第二计数值与所述第三计数值之间的差值的绝对值是否等于或小于预定值，并且当所述差值的所述绝对值大于所述预定值时，输出故障检测信号。5.根据权利要求1所述的半导体装置，其中其中所述故障检测单元确定所述第二计数值与所述第三计数值之间的差值是否在预定值范围内。6.根据权利要求5所述的半导体装置，其中当所述差值在所述预定值范围之外时，所述故障检测单元输出故障检测信号。7.根据权利要求1所述的半导体装置，其中其中所述第一同步器通过第一路径接收所述第一格雷码数据，以及其中所述故障检测单元还包括第二同步器，所述第二同步器与所述系统时钟信号同步地捕获通过第二路径传输的所述第一格雷码数据，以作为所述用于故障检测的数据进行输出，所述第二路径与所述第一路径不同。8.根据权利要求1所述的半导体装置，其中所述处理单元还包括第二转换器，所述第二转换器将所述第二格雷码数据转换为第二二进制码数据，并且其中所述故障检测单元包括：第三转换器，将所述用于故障检测...

【专利技术属性】
技术研发人员：早濑清，芝原真一，早川雄贵，汤山洋一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：