半导体结构及其形成方法技术

本发明专利技术公开了一种半导体结构及其形成方法，半导体结构包括第一基板、第二基板、金属层、缓冲结构以及阻障结构。第一基板具有支撑垫。第二基板设置于第一基板上。金属层设置于第二基板内，且从支撑垫延伸至第二基板的顶面。缓冲结构设置于第二基板内，且被金属层围绕，其中缓冲结构的顶面低于金属层的顶面。阻障结构设置于金属层与缓冲结构上。本发明专利技术的半导体结构及其形成方法，因其缓冲结构位于第二基板内且被金属层围绕，因而具有补偿应力的效果，因此半导体结构的效能可以被改善。因此半导体结构的效能可以被改善。因此半导体结构的效能可以被改善。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术是有关于半导体结构与形成半导体结构的方法。

技术介绍

[0002]随着电子工业的快速发展，集成电路(integrated circuits；ICs)的发展是为了实现高性能与微型化。集成电路材料与设计的技术进步已经产生了几代的集成电路，其中每一代的集成电路都具有比上一代的集成电路更小与更复杂的电路。
[0003]随着单一芯片上的电子元件数量快速增加，已针对某些半导体元件使用三维(three-dimensional；3D)集成电路布局、或是堆叠芯片设计，以力求克服与二维(2D)布局相关联的特征尺寸以及密度限制。一般而言，在3D集成电路设计中，两个或多个半导体晶粒(dies)是接合在一起，并且在每个晶粒间形成电性连接。一种促成芯片至芯片(chip-to-chip)电性连接的方法为通过使用硅通孔(through-silicon vias；TSVs)的方法。硅通孔为通过硅晶圆或晶粒的垂直电性连接，其允许垂直排列之电子元件的互连更为简化，从而显著降低集成电路布局的复杂性，以及缩减多芯片电路的整体尺寸。与3D集成电路设计实现的互连技术有关的一些优点包括加速资料交换、减少功率消耗以及更高的输入/输出电压密度。然而，在硅通孔与半导体晶粒之间可能发生应力问题。

技术实现思路

[0004]本专利技术的一方面为一种效能可以被改善的半导体结构。
[0005]根据本专利技术一实施方式，一种半导体结构包括第一基板、第二基板、金属层、缓冲结构以及阻障结构。第一基板具有支撑垫。第二基板位于第一基板上。金属层位于第二基板内，且从支撑垫延伸至第二基板的顶面。缓冲结构位于第二基板内，且缓冲层被金属层围绕，其中缓冲结构的顶面低于金属层的顶面。阻障结构位于金属层与缓冲结构上。
[0006]在本专利技术一实施方式中，半导体结构进一步包括位于第二基版上的钝化层。
[0007]在本专利技术一实施方式中，阻障结构具有第一部分与第二部分，第一部分位于钝化层上，第二部分位于金属层与阻障结构上。
[0008]在本专利技术一实施方式中，半导体结构进一步包括位于第二基板的侧壁上的隔离层。
[0009]在本专利技术一实施方式中，半导体结构进一步包括第一阻障层与第二阻障层。第一阻障层位于支撑垫与隔离层上。第二阻障层位于金属层上。
[0010]在本专利技术一实施方式中，半导体结构进一步包括位于阻障结构上的凸块。
[0011]在本专利技术一实施方式中，金属层的一部分位于缓冲结构与第二基板之间。
[0012]在本专利技术一实施方式中，第一基板在其上包括内连接结构，并且支撑垫位于内连接结构中。
[0013]在本专利技术一实施方式中，缓冲结构由有机材料制成。
[0014]在本专利技术一实施方式中，缓冲结构的顶面低于第二基板的顶面。
[0015]本专利技术的另一方面为一种形成半导体结构的方法。
[0016]根据本专利技术一实施方式，形成半导体结构的方法包括以下步骤。接合第一基板与第二基板，其中第一基板具有支撑垫。蚀刻第二基板，以形成开口，其中支撑垫通过开口而暴露。在支撑垫与围绕开口的第二基板的侧壁上形成金属层。在金属层上形成缓冲结构。蚀刻缓冲结构，使得缓冲结构的顶面低于金属层的顶面。在金属层与缓冲结构上形成阻障结构。
[0017]在本专利技术一实施方式中，形成半导体结构的方法进一步包括在蚀刻第二基板之前，在第二基板上形成钝化层。
[0018]在本专利技术一实施方式中，形成半导体结构的方法进一步包括蚀刻钝化层，以形成开口，其中钝化层的开口连通于第二基板的开口，且比第二基板的开口宽。
[0019]在本专利技术一实施方式中，形成半导体结构的方法进一步包括在形成金属层之前，在第二基板的侧壁上形成隔离层，使得金属层形成于隔离层上。
[0020]在本专利技术一实施方式中，形成半导体结构的方法进一步包括以下步骤。在隔离层与支撑垫上形成第一阻障层。在金属层上形成第二阻障层。
[0021]在本专利技术一实施方式中，蚀刻缓冲结构，使得缓冲结构的顶面低于第二基板的顶面。
[0022]在本专利技术一实施方式中，形成半导体结构的方法进一步包括在阻障结构上形成凸块。
[0023]在前述的实施方式中，因为缓冲结构位于第二基板内且被金属层围绕，可以达到补偿应力(stress compensation)的效果。因此，半导体结构的效能可以被改善。
[0024]应当了解前面的一般说明和以下的详细说明都仅是示例，并且旨在提供对本专利技术的进一步解释。
附图说明
[0025]本专利技术的各方面可从以下实施方式的详细说明及随附的附图理解。
[0026]图1绘示根据本专利技术一实施方式的半导体结构的剖面图。
[0027]图2至图15绘示根据本专利技术一实施方式在各个阶段形成半导体结构的方法的剖面图。
[0028]主要附图标记说明：
[0029]100-半导体结构，110-第一基板，112-第一内连接结构，114-支撑垫，116-介电层，120-第二基板，121-顶面，122-第二内连接结构，123-侧壁，130-金属层，131-顶面，132-第一部分，134-第二部分，140-缓冲结构，141-顶面，141a-顶面，150-阻障结构，150a-第三阻障层，151-部分，152-第一部分，154-第二部分，160-钝化层，170-隔离层，180-第一阻障层，190-第二阻障层，200-凸块，210-图案化遮罩特征，210a-光阻层，O-开口，O1-开口，O2-开口，O3-开口，T1-厚度，T2-厚度。
具体实施方式
[0030]以下将以附图公开本专利技术的多个实施方式，为明确说明，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，
在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。
[0031]图1绘示根据本专利技术一些实施方式的半导体结构100的剖面图。参阅图1，半导体结构100包括第一基板110、第二基板120、金属层130、缓冲结构140以及阻障结构150。第一基板110具有第一内连接结构112与支撑垫114。第二基板120设置于第一基板110上。金属层130设置于第二基板120内，且从支撑垫114延伸到第二基板120的顶面121。缓冲结构140设置于第二基板120内，且被金属层130围绕，其中缓冲结构140的顶面141低于金属层130的顶面131。阻障结构150设置于金属层130与缓冲结构140上。由于金属层130(例如在一些情况下为铜)与第二基板120(例如在一些情况下为硅)之间的热膨胀系数(coefficient of thermal expansion；CTE)不匹配，因此缓冲结构140有助于补偿及平衡金属层130与第二基板120之间的热膨胀系数(CTE)。因此，可以实现补偿应力的效果，并且可以改善半导体结构100的性能。再者本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包含：第一基板，具有支撑垫；第二基板，位于所述第一基板上；金属层，位于所述第二基板内，且所述金属层从所述支撑垫延伸至所述第二基板的顶面；缓冲结构，位于所述第二基板内，所述缓冲结构被所述金属层围绕，其中所述缓冲结构的顶面低于所述金属层的顶面；以及阻障结构，位于所述金属层与所述缓冲结构上。2.如权利要求1所述的半导体结构，其特征在于，进一步包含：钝化层，位于所述第二基板上。3.如权利要求2所述的半导体结构，其特征在于，所述阻障结构具有第一部分与第二部分，所述第一部分位于所述钝化层上，所述第二部分位于所述金属层与所述阻障结构上。4.如权利要求1所述的半导体结构，其特征在于，进一步包含：隔离层，位于所述第二基板的侧壁上。5.如权利要求4所述的半导体结构，其特征在于，进一步包含：第一阻障层，位于所述支撑垫与所述隔离层上；以及第二阻障层，位于所述金属层上。6.如权利要求1所述的半导体结构，其特征在于，进一步包含：凸块，位于所述阻障结构上。7.如权利要求1所述的半导体结构，其特征在于，所述金属层的一部分位于所述缓冲结构与所述第二基板之间。8.如权利要求1所述的半导体结构，其特征在于，所述第一基板上包含内连接结构，并且所述支撑垫位于所述内连接结构中。9.如权利要求1所述的半导体结构，其特征在于，所述缓冲结构由有机材料制成。10.如权利要求1所述的半导体结构，其特征在于，所述缓冲结构的所述顶面低于所述第二基板的顶...

【专利技术属性】
技术研发人员：施信益，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：