对于多处理器系统的实时分析和控制技术方案

本发明专利技术涉及对于多处理器系统的实时分析和控制。用于测试DUT的系统和方法，所述DUT包括以操作速度执行应用软件的多处理器阵列(MPA)。所述应用软件可以被配置为部署在MPA的第一硬件资源上，并且可被分析。可以创建测试代码，所述测试代码用于对MPA上的硬件资源进行配置以复制在所述应用软件中生成的数据以用于测试目的。所述应用软件可部署在第一硬件资源上。可以提供输入数据以激励DUT。所述测试代码可以执行为使用MPA的在执行所述应用软件时未被使用的硬件资源来将第一数据的至少一个子集提供给MPA的边缘处的管脚以便分析DUT。第一数据可以响应于发送声明而生成，所述发送声明由所述应用软件基于所述输入数据执行。声明由所述应用软件基于所述输入数据执行。声明由所述应用软件基于所述输入数据执行。

【技术实现步骤摘要】
对于多处理器系统的实时分析和控制
[0001]本申请是申请号为201810480764.3、申请日为2013年11月8日、专利技术名称为“对于多处理器系统的实时分析和控制”的专利技术专利申请的分案申请。
[0002]本申请的原始母案是申请号为201380065983.0、申请日为2013年11月8日、专利技术名称为“对于多处理器系统的实时分析和控制”的专利技术专利申请。


[0003]本专利技术的领域一般涉及对于诸如计算机、数字信号处理器(DSP)和这种嵌入式实例之类的数字电子系统的软件开发、自动测试以及分析，更具体地说，涉及对于多处理器系统的实时分析和控制。

技术介绍

[0004]新数字电子产品的开发需要大量的测试、测量和表征来验证其中的硬件和软件。对于复杂的数字电子产品，验证成本可能是总开发项目成本的最大一部分。存在用于降低测试和验证成本的几种方式或技术。
[0005]一种方式是可测性设计(DFT)，其中产品设计包括对简化测试的技术的规定。其包括提高产品及其组成设备的内部状态的可控性和可观察性的测试点的规定。测试点的潜在问题是，它们的位置在系统中变为确定的，并且在最终产品中可能无法改变。另一个问题可能是，来自测试点的原始数据速率超过系统消费或处理数据的容量，所以产品可能必须以慢于正常速度的速度运行以执行测试。
[0006]降低测试和验证成本的另一方式是自动测试，因为如果不需要人类操作者来进行测试，则每单位时间可以执行更多的测试，导致捕获故障的可能性更高。然而，在应用软件的开发和自动测试期间，(交互式地)支持在短周期内程序员的增加的设计和测试是有益的。
[0007]另一方法是以对产品的正常操作具有可忽略的劣化的方式把测试仪器构建到产品中。内置的测试仪器(Built
‑
in Test Instrumentation，BITI)的范围可以从高速注入和收集复杂信号以探查信号处理的高级探测器到诸如统计和图形显示之类的分析能力。该方法的问题是缺少足够的处理资源来全速地消费原始数据。
[0008]另一方式是内置自测试(buit
‑
in self
‑
test，BIST)。BIST可以利用大量的自动内部测试，每个自动内部测试产生被添加到当前和(running sum)的二进制模式结果。在所有测试结束时，当前和是签名，该签名可以被输出并且与在设计和仿真期间生成的已知好签名进行比较。BIST还可以产生更详细的报告，例如哪些(如果有的话)测试失败的报告。
[0009]BIST和BITI这两者都可以在产品的使用期期间用来增强其可维护性。可以在同一设备上使用这些技术的组合。
[0010]以上技术中的每种技术都需要对细节有相当多的关注，并且计算机用于跟踪这些细节。此外，每个产品的细节是不同的，因此，可能需要相当多的工作来对计算机进行编程以获得每次产品验证所必需的测试、测量和表征数据。
[0011]使用这些技术的益处通常大于实现它们的成本；然而，在行业中，改进是可能的并且不断发展。
[0012]可以以各种方式降低成本，例如，通过使测试设置和编程过程利用可重用的、经参数化的模块，所述模块可以容易地被组合以成为用于每个产品的自定义测试系统。
[0013]可以以各种方式增多益处，例如，通过使测试操作以更高的速度运行，使得每单位时间可以执行更多的测试，从而增大应用的状态空间的覆盖范围以验证适当的操作(或者在产品到达客户之前发现漏洞)。
[0014]越来越多地，诸如计算机、数字信号处理器(DSP)和嵌入在封装设备中的那些系统之类的数字电子系统利用一个或更多个多处理器阵列(multiprocessor arrays,MPA)，其中所述封装设备诸如是：无线电电话、政府服务无线电、消费者无线设备(诸如蜂窝电话、智能电话和平板计算机)、蜂窝基站设备、视频处理和广播设备、对象识别设备、超光谱图像数据处理等。MPA可以被宽松地定义为多个处理元件(PE)、支持存储器(SM)和高带宽互连网络(IN)。如本文中所使用的，术语“处理元件”是指处理器或CPU(中央处理单元)、微处理器或处理器内核。MPA中的词语“阵列”在其最宽泛的意义上用于意指由网络互连的多个计算单元(每个包含处理资源和存储器资源)，所述网络具有在包括圆形维度(回路或环路)的一个、两个、三个或更多个维度上可用的连接。注意，较高维度的MPA可以映射到具有较少维度的制造介质上。例如，具有四维(4D)超立方体的形状的IN中的MPA可以映射到硅集成电路(IC)芯片的3D叠层上，或者映射到单个2D芯片或者甚至计算单元的1D线上。此外，低维度的MPA可以映射到较高维度的介质。例如，计算单元的1D线可以以蜿蜒的形状被布局到IC芯片的2D平面上，或者被盘卷成芯片的3D叠层。MPA可以包含多种类型的计算单元以及处理器和存储器的散置布置。MPA在广义上还包括MPA的层次结构和嵌套布置，尤其是由互连的IC芯片构成的MPA，其中所述IC芯片包含还可以具有更深层次结构的一个或更多个MPA。
[0015]MPA对于软件开发方法和工具呈现出新的问题和机会。因为MPA可以扩展到数千个PE，所以需要管理大量的软件来操作该阵列，并且需要以高效的方式测试、调试和重构这种软件。一般地，这需要模块化、层次结构、可适应模块复用和自动构建方法。虽然这些思想已经出现在传统的软件开发系统中，但是它们尚未以支持一般化模块的方式集成到开发工具中，所述一般化模块可以根据性能要求或者不同的形状或拓扑要求而静态地和/或动态地适应不同数量的PE和其他资源，这些要求又取决于资源可用性或应用要求。
[0016]软件开发项目是用于生成使某产品或服务根据开发团队采用的要求进行操作的软件的人和机器工作的组合。一般地，更多的设计和测试自动化是有益的，因为它允许对所生成的软件进行更多的测试，从而消除更多的漏洞。
[0017]在图1中绘出了用于嵌入式系统的传统现有技术的软件开发环境。除人类软件工程师和程序员之外，开发环境还具有三个主要部分——这些是可包括工作站的测试平台和最终产品，就如所示出的，但是在某些现有技术的开发系统中，工作站可以被认为与测试平台分离。
[0018]最终产品的最小表示是技术要求列表。对于测试平台的最小要求是生成用于被测设备(device under test，DUT)的测试模式输入的装置、以及捕捉DUT的输出并且与已知的好模式进行比较的方式。DUT与最终产品匹配得越接近，所开发的软件在最终产品中将按照所预期的那样操作的置信度越高。
[0019]工作站的最小要求是具有对大容量存储器的细节、设计数据的数据库、以及读写项目数据库的一组(或一套)设计工具进行管理的操作系统(OS)的台式或膝上型计算机。可以存在多于一个的项目和多于一个的项目数据库，并且工具和库可以在它们之间共享，以降低开发成本。
[0020]一般来说，用于计算机和数字信号处理器(DSP)的存储器按这样的层次结构组织：顶部是快速存储器，层次向下每级是更慢却更高容量本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，包括：包生成器电路，被配置为生成多个测试包；发送器电路，被配置为使用所述多个测试包来生成输出信号；噪声生成电路，被配置为向所述输出信号添加噪声以生成修改的信号；接收器电路，被配置为使用所述修改的信号来生成多个接收包；以及包比较器电路，被配置为基于所述多个接收包来确定误差率。2.如权利要求1所述的装置，其中，所述噪声生成电路包括多处理器系统。3.如权利要求2所述的装置，其中，所述噪声生成电路进一步被配置为：接收至少一个由用户定义的包；以及使用所述至少一个由用户定义的包来调整与所述噪声相关联的参数。4.如权利要求1所述的装置，其中，为了确定误差率，所述包比较器电路进一步被配置为比较所述多个接收包与所述多个测试包。5.一种方法，包括：通过包生成器电路生成多个测试包；通过发送器电路使用所述多个测试包来生成输出信号；通过噪声生成电路向所述输出信号添加噪声以生成修改的信号；通过接收器电路使用所述修改的信号来生成...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：相干逻辑公司，
类型：发明
国别省市：