用于顺序地存储的数据的经压缩逻辑到物理映射制造技术

本申请案是针对用于顺序地存储的数据的经压缩逻辑到物理映射。存储器装置可使用逻辑到物理映射表的分级集合以用于将由主机装置生成的逻辑块地址映射到所述存储器装置的物理地址。所述存储器装置可确定终端逻辑到物理映射表的所有条目是否为连续物理地址。响应于确定所有条目含有连续物理地址，存储器装置可将所述连续物理地址的开始物理地址连同旗标存储为较高层级表中的条目，所述旗标指示所述条目直接指向所述存储器装置中的数据而非指向终端逻辑到物理映射表。对于存储在所述连续物理地址中的一或多个中的数据的后续读取，所述存储器装置可略过终端表来读取所述数据。述存储器装置可略过终端表来读取所述数据。述存储器装置可略过终端表来读取所述数据。

【技术实现步骤摘要】
用于顺序地存储的数据的经压缩逻辑到物理映射
[0001]交叉引用
[0002]本专利申请案要求由卡列罗(Cariello)等人于2020年5月8日提交的标题为“用于顺序地存储的数据的经压缩逻辑到物理映射(COMPRESSED LOGICAL
‑
TO
‑
PHYSICAL MAPPING FOR SEQUENTIALLY STORED DATA)”的第16/870,674号美国专利申请案的优先权，所述美国专利申请案转让给本受让人，并且明确地以全文引用的方式并入本文中。


[0003]
涉及用于顺序地存储的数据的经压缩逻辑到物理映射。

技术介绍

[0004]下文大体上涉及一或多个存储器系统，且更具体地说，涉及用于循序存储的数据的经压缩逻辑到物理映射。
[0005]存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。例如，二进制存储器单元可编程到两个支持状态中的一个，常常由逻辑1或逻辑0来标示。为了存取所存储信息，组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。
[0006]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D Xpoint)、快闪存储器(例如浮动栅极快闪装置和电荷捕集快闪装置，其可用于“或非”(NOR)或“与非”(NAND)存储器装置中)等。存储器装置可为易失性或非易失性的。非易失性存储器单元(例如快闪存储器单元)即使在不存在外部电源的情况下仍可维持其所存储逻辑状态达很长一段时间。易失性存储器单元(例如DRAM单元)除非它们被外部电源周期性地刷新，否则可能随时间推移而丢失其所存储状态。基于快闪的存储器装置与其它非易失性和易失性存储器装置相比可具有不同的性能。

技术实现思路

[0007]描述一种设备。所述设备可包含存储器阵列和控制组件，所述控制组件与存储器阵列耦合且被配置成使得设备：从主机装置接收读取命令，所述读取命令包括与存储在设备中的数据的至少一部分的位置相关联的第一逻辑块地址，其中数据跨越多个连续物理地址；至少部分地基于第一逻辑块地址而确定用于将包括第一逻辑块地址的第一多个逻辑块地址映射到对应的第一多个物理地址的第一多个条目的存储器位置；至少部分地基于第一逻辑块地址而读取第一多个条目中的第一条目，第一条目包括多个连续物理地址中的第一物理地址和旗标的第一值；至少部分地基于第一物理地址和旗标的第一值而从多个连续物理地址中的第二物理地址读取数据的至少部分；以及将数据发射到主机装置。
[0008]描述一种设备。所述设备可包含存储器阵列和控制组件，所述控制组件与存储器阵列耦合且被配置成使得设备：从主机装置接收用于将数据写入到设备的多个写入命令，多个写入命令包括：第一写入命令，其包括对应于用于将多个连续逻辑块地址映射到对应的多个物理地址的一定数量的条目中的第一条目的第一逻辑块地址，以及多个写入命令中的多个其余写入命令，其各自包括相应连续逻辑块地址；至少部分地基于接收多个写入命令而将数据存储在设备中在从第一物理地址开始的多个连续物理地址处；确定包括第一逻辑块地址和相应逻辑块地址的逻辑块地址的数量是否匹配条目的数量；以及至少部分地基于确定逻辑块地址的数量匹配条目的数量而将第一物理地址和旗标的第一值存储在用于将包括所述数量的逻辑块地址的多个逻辑块地址映射到包括多个连续物理地址的对应的多个物理块地址的多个条目中的第一条目中。
[0009]描述一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体可存储包括指令的代码，所述指令在由电子装置的处理器执行时使得电子装置：从主机装置接收读取命令，所述读取命令包括与存储在电子装置中的数据的至少一部分的位置相关联的第一逻辑块地址，其中数据跨越多个连续物理地址；至少部分地基于第一逻辑块地址而确定用于将包括第一逻辑块地址的第一多个逻辑块地址映射到对应的第一多个物理地址的第一多个条目的存储器位置；至少部分地基于第一逻辑块地址而读取第一多个条目中的第一条目，第一条目包括多个连续物理地址中的第一物理地址和旗标的第一值；至少部分地基于第一物理地址和旗标的第一值而从多个连续物理地址中的第二物理地址读取数据的至少部分；以及将数据发射到主机装置。
附图说明
[0010]图1说明根据本文所公开的实例支持用于顺序地存储的数据的经压缩逻辑到物理映射的存储器装置的实例。
[0011]图2说明根据本文所公开的实例支持用于顺序地存储的数据的经压缩逻辑到物理映射的NAND电路的实例。
[0012]图3说明根据本文所公开的实例支持用于顺序地存储的数据的经压缩逻辑到物理映射的系统的实例。
[0013]图4说明根据本文所公开的实例支持用于顺序地存储的数据的经压缩逻辑到物理映射的操作流程的实例。
[0014]图5说明根据本文所公开的实例支持用于顺序地存储的数据的经压缩逻辑到物理映射的操作流程的实例。
[0015]图6说明根据本文所公开的实例支持用于顺序地存储的数据的经压缩逻辑到物理映射的过程的实例。
[0016]图7展示根据本文所公开的实例支持用于顺序地存储的数据的经压缩逻辑到物理映射的存储器装置的框图。
[0017]图8和9展示说明根据本文所公开的实例支持用于顺序地存储的数据的经压缩逻辑到物理映射的一或多个方法的流程图。
具体实施方式
[0018]存储器装置，例如包含快闪存储器的装置，以及其它实例，可与主机装置耦合，并且可从主机装置接收用于读取或写入数据的命令(例如，读取和写入命令)。快闪存储器通常组织成页和块，其中每一块可含有多个页。可在页层级处读取和写入快闪存储器单元，但可在块层级处擦除快闪存储器单元。在一些实例中，快闪存储器单元可不在不首先擦除的情况下重新写入。因此，在快闪存储器装置更新数据页(例如，响应于来自主机装置的命令)时，存储器装置可将新数据写入到不同页且将旧页标记为过时而非擦除存储器块且在块中重新写入任何有效页。
[0019]对于写入操作，主机装置可使用逻辑块地址(LBA)指代存储在存储器装置中的数据的位置以识别数据页的逻辑(例如，概念性)位置。LBA可映射到其处存储数据的存储器装置的存储器页的物理地址。因为数据的物理地址可改变(例如，在通过将更新后的数据写入到不同页而更新数据时)，一些存储器装置维持将由主机装置生成的LBA映射到存储器装置中的页的对应物理地址的一或多个逻辑到物理(L2P)表。以此方式，主机装置可请求使用与用于写入数据的LBA相同的LBA从存储器装置读取数据，即使数据已移动到不同的物理地址也是如此。在一些实例中，物理地址可包含指示页的具体子集的偏移索引。例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器阵列；和控制组件，其与所述存储器阵列耦合且被配置成使得所述设备：从主机装置接收读取命令，所述读取命令包括与存储在所述设备中的数据的至少一部分的位置相关联的第一逻辑块地址，其中所述数据跨越多个连续物理地址；至少部分地基于所述第一逻辑块地址而确定用于将包括所述第一逻辑块地址的第一多个逻辑块地址映射到对应的第一多个物理地址的第一多个条目的存储器位置；至少部分地基于所述第一逻辑块地址而读取所述第一多个条目中的第一条目，所述第一条目包括所述多个连续物理地址中的第一物理地址和旗标的第一值；至少部分地基于所述第一物理地址和所述旗标的所述第一值而从所述多个连续物理地址中的第二物理地址读取所述数据的至少所述部分；以及将所述数据发射到所述主机装置。2.根据权利要求1所述的设备，其中所述控制组件进一步被配置成使得所述设备：至少部分地基于所述第一物理地址和所述旗标的所述第一值并至少部分地基于识别出相对于所述第一物理地址的偏移而确定所述第二物理地址。3.根据权利要求1所述的设备，其中所述第一物理地址对应于多个页中的开始页，所述多个页对应于所述多个连续物理地址。4.根据权利要求1所述的设备，其中所述第一物理地址和所述第二物理地址为相同物理地址。5.根据权利要求1所述的设备，其中所述控制组件被配置成使得所述设备通过至少部分地基于所述第一逻辑块地址而确定指示所述第一多个条目的所述位置的第三物理地址来确定所述第一多个条目的所述存储器位置。6.根据权利要求5所述的设备，其中所述第三物理地址指示所述设备的第一类型的存储器的第一页的位置，并且所述多个连续物理地址指示所述设备中的第二类型的存储器的多个页的位置。7.根据权利要求6所述的设备，其中所述第一类型的存储器包括所述设备的SRAM，并且所述第二类型的存储器包括所述设备的NAND存储器。8.根据权利要求1所述的设备，其中所述控制组件进一步被配置成使得所述设备：从所述主机装置接收包括与存储在所述设备中的第二数据相关联的第二逻辑块地址的第二读取命令；至少部分地基于所述第二逻辑块地址而确定用于将所述第一多个逻辑块地址映射到所述对应的第一多个物理地址的所述第一多个条目的所述存储器位置，其中所述第一多个逻辑块地址包括所述第二逻辑块地址；至少部分地基于确定所述第一多个条目的所述存储器位置且基于所述第二逻辑块地址而读取所述第一多个条目中的第二条目，所述第二条目包括第二物理地址和所述旗标的第二值，其中所述第二物理地址指示用于将包括所述第二逻辑块地址的所述第一多个逻辑块地址的子集映射到所述第一多个物理地址的对应子集的第二多个条目的位置；至少部分地基于所述第一多个条目中的所述第二条目而识别所述第二多个条目中的第一条目，所述第二多个条目中的所述第一条目包括指示所述第二数据的位置的第四物理
地址；至少部分地基于识别所述第二多个条目中的所述第一条目而从所述第四物理地址读取所述第二数据；以及将所述第二数据发射到所述主机装置。9.根据权利要求1所述的设备，其中所述控制组件进一步被配置成使得所述设备：在接收所述读取命令之前从所述主机装置接收多个写入命令，所述多个写入命令中的第一写入命令包括对应于所述第一物理地址的所述第一逻辑块地址，其中所述多个写入命令与将所述数据写入到所述多个连续物理地址相关联；以及至少部分地基于接收到所述多个写入命令而将所述数据存储在所述多个连续物理地址处。10.根据权利要求9所述的设备，其中所述控制组件进一步被配置成使得所述设备：在接收所述读取命令之前至少部分地基于将所述数据写入到所述多个连续物理地址而将所述旗标的所述第一值和所述多个连续物理地址中的所述第一物理地址存储在所述第一多个条目中的所述第一条目中。11.根据权利要求1所述的设备，其中所述旗标的所述第一值指示所述第一物理地址包括所述数据的所述至少所述部分的位置。12.一种设备，其包括：存储器阵列；和控制组件，其与所述存储器阵列耦合且被配置成使得所述设备：从主机装置接收用于将数据写入到所述设备的多个写入命令，所述多个写入命令包括：第一写入命令，其包括对应于用于将多个连续逻辑块地址映射到对应的多个物理地址的一定数量的条目中的第一条目的第一逻辑块地址，以及所述多个写入命令中的多个其余写入命令，其各自包括相应连续逻辑块地址；至少部分地基于接收到所述多个写入命令而将所述数据存储在所述设备中在从第一物理地址开始的多个连续物理地址处；确定包括所述第一逻辑块地址和所述相应逻辑块地址的逻辑块地址的数量是否匹配条目的所述数量；以及至少部分地基于确定逻辑块地址的所述数量匹配条目的所述数量而将所述第一物理地址和旗标的第一值存储在用于将包括所述数量的逻辑块地址的多个逻辑块地址映射到包括所述多个连续物理地址的对应的多个物理块地址的多个条目中的第一条目中。13.根据权利要求12所述的设备，其中所述第一逻辑块地址对应于所述第一物理地址，并且所述相应连续逻辑块地址中的每一个对应于所述多个连续物理地址中的相应连续物理地址。14.根据权利要求12所述的设备，其中所述控制组件进一步被配置成使得所述设备：针对所述多个写入命令中的每一写入命令，存储包括所述数量的条目的第二多个条目中的相应条目，所述第二多个条目用于将所述数量的逻辑块地址映射到所述多个连续物理地址；以及至少部分地基于确定逻辑块地址的所述数量匹配条目的所述数量而丢弃所述第二多
个条目。15.根据权利要求12所述的设备，其中所述控制组件进一步被配置成使得所述设备：在将所述第一物理地址和...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：