存储设备制造技术

在磁盘组件外提供一个ＨＤＡ外记录再现电路，用于输出包含并行数据的写数据。在磁盘组件内提供一个包含并行到串行转换电路的ＨＤＡ内记录再现电路，用于接收包含并行数据的写数据，并且把写数据转换成串行数据；一个写放大器，用于根据转换成串行数据的写数据，对要供给磁头的记录电流的极性进行转换；和一个前置放大器，用于放大由磁头检测的读信号。至少在高速下把写数据从ＨＤＡ外记录再现电路传送到ＨＤＡ内记录再现电路。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种磁盘设备，进一步涉及一种用作计算机或类似设备的外存储设备的硬盘设备。硬盘设备通常已用作计算机或类似设备的外存储设备。随着计算机性能的改进和其中所用软件的程序规模的扩大，硬盘设备的容量也一直在加大。由于这个缘故，磁盘设备的记录密度也已明显加大，现在还迫切需要提高数据通信的数据传送速率。附图说明图10是一个框图，说明以常规技术为基础的一般磁盘设备的结构。在这个磁盘设备中，提供一些下述的装置，比如多张磁盘81，一个用于转动磁盘设备的心轴电机(SPM)82，一个在其头部具有一个磁头83的托架84，和一个用于转动托架84的音圈电机(VCM)85。在由底和盖组成的盒子中接纳磁盘81、心轴电机82、磁头83、托架84和音圈电机85，由它们构成一个屏蔽的磁头磁盘组件(HDA)80(也叫作磁盘盒(DE))。在一个连接于托架84上或托架84与磁盘组件(HDA)80外面的印制电路板之间的柔韧印制电路板上，提供一个由写放大器和前置放大器组成的磁头IC86。写放大器根据写数据来转换要供给磁头83的记录电流的极性。前置放大器放大由磁头83检测的再生电压(读信号)。在磁盘组件(HDA)80中提供这个磁头IC86。在磁盘设备中，把一个印制电路板从外侧连接于磁盘组件(HDA)80盒的底板。这个印制电路板经过一个连接器连接到一个磁盘组件(HDA)80盒内的柔韧印制电路板上。在这个外连的印制电路板上，提供一个硬盘控制器(HDC)电路70，一个缓冲电路71，一个读通道电路72，一个伺服解调电路73，一个VCM驱动电路74，一个SPM驱动电路75，一个数字信号处理器(DSP)电路76，和一个微控制器(MCU)电路77。HDC电路70控制一个接口(未示出)，用于同一个计算机基本系统之类的上部设备中的CPU(中央处理机)交换各种命令或数据。HDC电路70还生成一个控制信号，用于控制一个在磁盘上再生记录的格式。缓冲电路71在其中暂时存储从CPU9发送的写数据和从磁盘读出的读数据。读通道电路72包括一个用于在磁盘中记录写数据的调制电路，一个用于把并行写数据转换串行数据的并行到串行转换电路，一个用于从磁盘再现读数据的解调电路，和一个用于把串行读数据转换到并行数据的串行到并行转换电路。伺服解调电路73解调一种伺服模式，用于借助峰值加持或积分来确定在磁盘上记录的位置。VCS驱动电路74具有一个功率放大器，用于使一个驱动电流流向音圈电机85。SPM驱动电路75具有一个功率放大器，用于使一个驱动电流流向心轴电机82。DSP电路76具有一个微处理机，用于控制一个定位磁头83的伺服电路。DSP电路76还根据一个存于存储器中的程序，识别一个从伺服解调电路输出的位置信号；并且还借助一个来自SPM驱动电路或类似电路的驱动电流，控制一个在控制中的磁盘设备的rpm。MCU电路77能根据一个存于存储器中的程序，控制HDC电路70、DSP电路76、和缓冲电路71。在具有上述结构的磁盘设备中，把写数据从一个在盒外的印制电路板上提供的读数据通道72，经过一个柔韧印制电路板传送到一个磁头IC86中的写放大器。按照写数据在磁盘中的原样，记录写数据的上升和下降。由于这个缘故，写数据脉冲的上升和下降必须从读通道电路72迅速而准确地传送到写放大器。为此，要按照微分和平衡类型的串行数据把写数据传送到写放大器。在日本专利拟公开发布号HEI 9-55023中提出一种想法在稍靠写放大器前面处提供一个并行到串行转换器，并且在传送路径上按照并行数据传送写数据，直至该数据到达并行到串行转换器为止，借助该转换器把写数据转换成要供给写放大器的串行数据。在日本专利拟公开发布号HEI 9-55023所公开的这项专利技术中，在稍靠并行到串行转换器前面处提供一个写补偿电路，用作校正记录写数据定时的记录上定时校正电路，从而写补偿电路被作为一个用于处理并行数据的电路而构成。然而，在有图10所示结构的设备中，为了加证托架84的可移动性和还把数据传送到盒外，用来传送写数据的柔韧印制电路板是过长的。因此，象近年来发展的先进技术所实现的一样，在高的写数据传送速率和小的脉冲宽度的情况下，在写数据从读通道电路72传送以后，直至它到达写放大器为止，写数据的脉冲辐度变小。由于如上所述的特点，磁盘中的数据记录位置(写数据脉冲的上升和下降位置)可能变成不准。而不准又可能降低再现容限和降低数据可靠性。此外，在日本专利拟公开发布号HEI 9-55023所公开的专利技术中，写补偿电路是一个用于并行数据的电路，从而电路结构复杂，这可使电路规模变大，和操作时发热量增加很大。本专利技术的一个目的在于提供一种存储设备，同常规技术相比，它能以较高的速率传送数据，尤其是，它能在高速下传送写数据，而不降低写数据脉冲的幅度。在本专利技术的情况下，因为在存储设备盒内提供一个能够接收并行数据的内部记录电路，所以同基于常规技术的磁盘设备相比，在写放大器与稍前电路之间的串行传送路径明显缩短，从而能够在高速下传送写数据，而不需要通过加宽脉冲宽度去补偿脉冲辐度。此外，因为在一个需要在盒外的外部记录电路与盒内的内部记录电路之间提供长的传送路径的区域进行并行数据传送，所以能够在高速下传送写数据，而不需要通过加宽脉冲宽度去补偿脉冲幅度。此外，在上述本专利技术的情况下，因为在并行到串行转换电路与写放大器之间提供一个写补偿电路，所以输入到写补偿电路的数据和从其中输出的数据都是串行数据，从而写补偿电路可以包括一个用于处理串行数据的电路。由于这个缘故，用于串行数据的现有写补偿电路能够用作一个写补偿电路。在本专利技术的情况下，能够在磁盘盒中容纳一个串行传送路径，该路径位于一个写放大器与一个稍靠包括编码电路的写放大器前面的电路之间，从而同常规类型的磁盘设备相比，在写放大器与稍前电路之间的串行传送路径是明显缩短的。此外，在一个把长传送路径置于盒外的外部记录电路与盒内的内部记录电路之间的区域，以并行方式传送数据，从而能够在高速下传送写数据，而不使脉冲幅度降低。在本专利技术的情况下，能够在其盒内容纳一个串行传送路径，该路径位于写放大器与稍靠写放大器前面的包括写补偿电路的电路之间，从而同常规类型的磁盘设备相比，在写放大器与稍前电路之间的串行传送路径是明显缩短的，并且在一个把长传送路径置于盒外的外部记录电路与盒内的内部记录电路之间的区域，还以并行方式传送数据，这就能够在高速下传送写数据，而不使脉冲幅度降低。在本专利技术的情况下，在一个处于外部再现电路与内部再现电路之间的传送路径上，以并行方式传送数据，从而不仅写数据，而且读数据，皆可在高速下传送。在本专利技术的情况下，能够在盒内容纳一个串行传送路径，该路径位于写放大器与稍靠写放大器前面的包括预编码电路的电路之间，从而同常规类型的磁盘设备相比，在写放大器与稍前电路之间的串行传送路径明显缩短，并且还在一个把长传送路径置于盒外的外部记录电路与盒内的内部记录电路之间的区域，以并行方式传送数据，从而能够在高速下传送写数据，而不需要借助加宽脉冲宽度去补偿脉冲幅度。在本专利技术的情况下，能够在盒内容纳一个串行传送路径，该路径位于写放大器与稍靠写放大器前面的包括写补偿电路的电路之间，从而同常规类型的磁盘设备相比，在写放大器与稍前电路之间的串行传送路径明显缩短，并且还在一本文档来自技高网...

【技术保护点】
一种存储设备，带有至少一个磁头，磁头装于存储设备盒内，用于把数据写入存储媒体中和从其中读出数据，所述的存储设备包括： 一个装于所述盒外的外部记录电路，用于输出包含并行数据的写数据；和 一个装于所述盒内的内部记录电路，用于接收从所述外部记录电路提供的包含并行数据的写数据； 其中所述的内部记录电路至少包括： 一个并行到串行转换电路，用于把包含并行数据的所接收写数据转换成串行数据； 一个写补偿电路，用于改变已转换成串行数据的写数据的定时；和 一个写放大器，用于根据其写定时受到调节的串行写数据，转换要供给所述磁头的记录电流的极性。

【技术特征摘要】
JP 1998-6-30 185221/98;JP 1997-11-17 315606/971．一种存储设备，带有至少一个磁头，磁头装于存储设备盒内，用于把数据写入存储媒体中和从其中读出数据，所述的存储设备包括一个装于所述盒外的外部记录电路，用于输出包含并行数据的写数据；和一个装于所述盒内的内部记录电路，用于接收从所述外部记录电路提供的包含并行数据的写数据；其中所述的内部记录电路至少包括一个并行到串行转换电路，用于把包含并行数据的所接收写数据转换成串行数据；一个写补偿电路，用于改变已转换成串行数据的写数据的定时；和一个写放大器，用于根据其写定时受到调节的串行写数据，转换要供给所述磁头的记录电流的极性。2．根据权利要求1的存储设备，其中，所述的内部记录电路以PRML检测系统为基础，并且所述的写补偿电路是一个用于通过改变写定时来预先补偿记录媒体中发生的非线性记录畸变的电路。3．根据权利要求1的存储设备，其中，所述的内部记录电路以PRML检测系统为基础，进一步具有一个装于盒内的内部再现电路和具有一个装于盒外的外部再现电路，并且所述的内部再现电路包括一个均衡电路，用于对一个由所述前置放大器放大的读信号执行一个均衡操作；和一个串行到并行转换电路，用于把包含业已经受均衡操作的串行数据的读数据转换成并行数据，并且把这些并行数据输出到所述的外部再现电路中。4．根据权利要求1的存储设备，其中，所述的内部记录电路还包括一个编码电路，用于对由所述的并行到串行转换电路转换的串行数据进行编码。5．根据权利要求1的存储设备，其中，所述的写补偿电路是一个用于通过改变写定时来预先补偿一种由于波形之间干扰而引起的峰值漂移的电路。6．根据权利要求1的存储设备，其中，所述的存储设备还至少包括一个装于盒内的内部再现电路和一个装于盒外的外部再现电路；其中所述的内部再现电路包括一个前置放大器，用于放大由所述磁头检测的读信号；一个译码电路，用于对由所述前置放大器放大的读信号进行译码；和一个串行到并行转换电路，用于把包含译码后串行数据的读数据转换成并行数据，并且把这些并行数据输出到所述的外部再现电路中。7．根据权利要求1的存储设备，其中，所述的内部再现电路以PRML检测系统为基础，并且包括一个预编码电路，用于在把读数据再现成由所述并行到串行转换电路转换的串行数据时，预先执行一种与对读数据执行的均衡操作相反的操作。8．根据权利要求...

【专利技术属性】
技术研发人员：宇野广司，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]