一种灵敏放大器半缓冲器制造技术

本发明专利技术涉及电子器件的技术领域，公开了一种灵敏放大器半缓冲器，包括传输模块和握手信号产生模块，所述传输模块用于数据传输，所述握手信号产生模块用于根据传输的数据，生成握手信号，采用或非门结构，其输入端与传输模块的输出端连接，其输出端设置为握手信号Lack。本发明专利技术的SAHB仅使用了11个晶体管，与现有SAHB的33个晶体管相比减小了面积；没有使用数据信号的逻辑互补信号，降低了信号的复杂度，提高了运算速度。了运算速度。了运算速度。

【技术实现步骤摘要】
一种灵敏放大器半缓冲器


[0001]本专利技术涉及电子器件的
，具体涉及一种灵敏放大器半缓冲器。

技术介绍

[0002]目前的数字电路主要分为同步和异步两种设计方法。由于同步电路较为简单，因而目前应用更为广泛。但是同步电路也有一些缺点：时钟信号持续翻转造成巨大功耗；需要严格的时序约束，难度较高；在面对工艺、电压、温度(Power
‑
Voltage
‑
Temperature,PVT)扰动时可能发生错误等。
[0003]而异步电路则能克服这些缺点：异步电路具有更放松的时序约束；面对PVT扰动有更好的鲁棒性；由于没有全局时钟信号，信号反转更少，功耗更低；系统性能取决于平均路径延迟而非关键路径延迟，具有更高的性能潜力。
[0004]异步电路数据通信依靠异步传输协议，可根据时序方法分为三种类型：1)延迟不灵敏(delay
‑
insensitive,DI)；2)数据捆绑(bundled
‑
data,BD)；3)准延时不灵敏(Quasi
‑
Delay
‑
Insensitive，QDI)/时间流水线(timed
‑
pipeline,TP)/单轨(single
‑
track,ST)。对于DI电路，由于它们不假设门、线延迟，导致电路仅包含缓冲单元和C
‑
Muller单元，所以并不实用。对于BD电路，它们的实现依赖于与同步电路类似的捆绑门、线延迟，因此在设计上有一定挑战性。对于TP和ST电路，它们需要时序约束，较为复杂。而QDI电路无需对逻辑门和信号线进行时序约束，设计简单；根据实际工作负载和操作条件检测数据的完成情况，最为实用；适应未知的PVT变化，鲁棒性较强。
[0005]在QDI电路中，有PCHB(Precharged Half Buffer，预充电半缓冲器)和SAHB(Sense Amplifier Half
‑
Buffer，灵敏放大器半缓冲器)等电路类型。PCHB标准单元采用异步QDI协议，在LCD和功能块F之间的线叉(wire fork)是等时的假设下工作。PCHB有功耗低、鲁棒性强等优点，并且已经成功商业化实现，但它也有面积大、速度不够快、不适合亚阈值操作等缺点。
[0006]现有的SAHB是异步QDI四相协议，其示意图如图1所示。SAHB与PCHB相比具有面积小、能耗低等优点，但缺点也很明显：已有的SAHB由两部分组成，即运算块和放大块，因而面积不够小；其上拉网络由nMOS组成，且串联的晶体管数目比较大，因此速度不够快。

技术实现思路

[0007]本专利技术提供了一种可灵敏放大器半缓冲器，解决了现有灵敏放大器半缓冲器的面积大、速度慢等问题。
[0008]本专利技术可通过以下技术方案实现：
[0009]一种灵敏放大器半缓冲器，包括传输模块和握手信号产生模块，所述传输模块用于数据传输，所述握手信号产生模块用于根据传输的数据，生成握手信号，采用或非门结构，其输入端与传输模块的输出端连接，其输出端设置为握手信号Lack，
[0010]所述传输模块包括多个握手信号晶体管和多个逻辑晶体管，所述握手信号晶体管
包括：第一握手信号晶体管M1、第二握手信号晶体管M4、第三握手信号晶体管M7；所述逻辑晶体管包括：第一逻辑晶体管M2、第二逻辑晶体管M3、第三逻辑晶体管M5、第四逻辑晶体管M6；
[0011]其中，第一逻辑晶体管M2的栅极设置为输入数据A.F端口，源极与第一握手信号晶体管M1的漏极相连，漏极与第二握手信号晶体管M4的漏极、第三逻辑晶体管M5的漏极及输出端Q.T相连，同时还与第四逻辑晶体管M6的栅极连接；
[0012]第二逻辑晶体管M3的栅极设置为输入数据A.T端口，源极与第一握手信号晶体管M1的漏极相连，漏极与第四逻辑晶体管M6的漏极、第三握手信号晶体管M7的漏极及输出端Q.F相连，同时还与第三逻辑晶体管M5的栅极连接；
[0013]第三逻辑晶体管M5的栅极与输出端Q.F相连，源极接地，漏极与第一逻辑晶体管M2的漏极、第二握手信号晶体管M4的漏极相连；
[0014]第四逻辑晶体管M6的栅极与输出端Q.T相连，源极接地，漏极与第二逻辑晶体管M3的漏极、第三握手信号晶体管M7的漏极相连；
[0015]第一握手信号晶体管M1的栅极与握手信号Rack相连，源极与电源VDD相连，漏极与第一逻辑晶体管M2的源极、第二逻辑晶体管M3的源极相连；
[0016]第二握手信号晶体管M4的栅极与握手信号Rack相连，源极接地，漏极与第一逻辑晶体管M2的漏极、第三逻辑晶体管M5的漏极相连；
[0017]第三握手信号晶体管M7的栅极与握手信号Rack相连，源极接地，漏极与第二逻辑晶体管M3的漏极、第四逻辑晶体管M6的漏极相连；
[0018]所述握手信号Rack设置为同一线路上相邻的上一个异步模块的握手输出信号。
[0019]进一步，所述握手信号产生模块包括第四握手信号晶体管M8、第五握手信号晶体管M9、第六握手信号晶体管M10、第七握手信号晶体管M11，其输入端与输出端Q.T和Q.F连接。
[0020]本专利技术有益的技术效果在于：
[0021]本专利技术的SAHB仅使用了11个晶体管，与现有SAHB的33个晶体管相比减小了面积；没有使用数据信号的逻辑互补信号，降低了信号的复杂度，提高了运算速度。
附图说明
[0022]图1是本专利技术的现有灵敏放大器半缓冲器的总体电路结构示意图；
[0023]图2是本专利技术的灵敏放大器半缓冲器的总体电路结构示意图；
[0024]图3是本专利技术的逻辑晶体管M2、M3、M5、M6组成灵敏放大器的等效电路示意图。
具体实施方式
[0025]下面结合附图及较佳实施例详细说明本专利技术的具体实施方式。
[0026]如图2所示，本专利技术提供了一种灵敏放大器半缓冲器，包括传输模块和握手信号产生模块，所述传输模块用于数据传输，其输入端除了连接待传输的输入数据，还连接同一线路上相邻的上一个异步模块的握手输出信号；所述握手信号产生模块用于根据传输的数据，生成握手信号，采用或非门结构，其输入端与传输模块的输出端连接，其输出端设置为握手信号Lack，具体如下：
[0027]所述传输模块包括多个握手信号晶体管和多个逻辑晶体管，所述握手信号晶体管包括：第一握手信号晶体管M1、第二握手信号晶体管M4、第三握手信号晶体管M7；所述逻辑晶体管包括：第一逻辑晶体管M2、第二逻辑晶体管M3、第三逻辑晶体管M5、第四逻辑晶体管M6；
[0028]其中，第一逻辑晶体管M2的栅极设置为输入数据A.F端口，源极与第一握手信号晶体管M1的漏极相连，漏极与第二握手信号晶体管M4的漏极、第三逻辑晶体管M5的漏极及输出端Q.T相连，同时还与第四逻辑晶体管M6的栅极连接；
[0029]第二逻辑晶体管M3的栅极设置为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种灵敏放大器半缓冲器，其特征在于：包括传输模块和握手信号产生模块，所述传输模块用于数据传输，所述握手信号产生模块用于根据传输的数据，生成握手信号，采用或非门结构，其输入端与传输模块的输出端连接，其输出端设置为握手信号Lack，所述传输模块包括多个握手信号晶体管和多个逻辑晶体管，所述握手信号晶体管包括：第一握手信号晶体管M1、第二握手信号晶体管M4、第三握手信号晶体管M7；所述逻辑晶体管包括：第一逻辑晶体管M2、第二逻辑晶体管M3、第三逻辑晶体管M5、第四逻辑晶体管M6；其中，第一逻辑晶体管M2的栅极设置为输入数据A.F端口，源极与第一握手信号晶体管M1的漏极相连，漏极与第二握手信号晶体管M4的漏极、第三逻辑晶体管M5的漏极及输出端Q.T相连，同时还与第四逻辑晶体管M6的栅极连接；第二逻辑晶体管M3的栅极设置为输入数据A.T端口，源极与第一握手信号晶体管M1的漏极相连，漏极与第四逻辑晶体管M6的漏极、第三握手信号晶体管M7的漏极及输出端Q.F相连，同时还与第三逻辑晶体管M5的栅极连接；第三逻辑晶体...

【专利技术属性】
技术研发人员：李永福，张云芳，马策，王国兴，连勇，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：