具有多个电压供应源的半导体封装结构及其制备方法技术

本公开提供一种半导体封装结构及其制备方法。该半导体封装结构具有一封装基底、一下元件晶粒、一上元件晶粒以及一额外封装基底。该下元件晶粒贴合在该封装基底上。该上元件晶粒贴合到该下元件晶粒上，而其主动侧是背对该下元件晶粒。多个晶粒输入/输出位于该上元件晶粒的该主动侧的一第一部分是电性连接到该封装基底。该额外封装基底是贴合到该上元件晶粒的该主动侧，且电性连接到该封装基底以及该上元件晶粒的所述晶粒输入/输出的一第二部分。分。分。

【技术实现步骤摘要】
具有多个电压供应源的半导体封装结构及其制备方法


[0001]本公开主张2020年5月5日申请的美国正式申请案第16/867,202号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
[0002]本公开涉及一种半导体封装结构及其制备方法。特别涉及一种多晶粒半导体封装结构及其制备方法。

技术介绍

[0003]由于各种电子元件的集成密度的不断改善，所以半导体产业经历了持续的增长。这些改善主要是来自最小特征尺寸的不断减小，从而允许将更多元件整合到一给定的芯片面积中。
[0004]因为集成元件所占据的体积基本上在半导体晶圆的表面上，所以这些整合的改善本质上是二维的(2D)。虽然光刻技术的显着改善已导致在二维集成电路形成中的显着改进，但是其可在二维所达到的密度仍是有实体上的限制。当二维的缩放(scaling)仍是一些新设计的一选项，但采用利用z方向的三维(3D)封装组合已成为业界研究的重点。在一个三维封装结构中，多个半导体晶粒可相互堆叠在其上。结果，一上半导体晶粒与该三维封装结构的多个输入/输出(I/Os)之间的一信号路径，是较长于在一下半导体晶粒与该等输入/输出之间的一信号路径，因此可延迟位于上半导体晶粒的信号传输时间。此外，由于相对较长的信号路径的较大阻抗(impedance)，所以可增加在最上面的上半导体晶粒与该等输入/输出之间的信号损耗(signal loss)。
[0005]上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

技术实现思路

[0006]本公开的一实施例提供一种半导体封装结构。该半导体封装结构包括一封装基底；一下元件晶粒，贴合在该封装基底上；一上元件晶粒，贴合在该下元件晶粒上，其中该上元件晶粒的一主动侧是背对该封装基底，该上元件晶粒的一后侧是面朝该封装基底，该上元件晶粒包括多个晶粒输入/输出，该等晶粒输入/输出位于该主动侧处，且该等晶粒输入/输出的一第一部分是电性连接到该封装基底；以及一额外封装基底，贴合到该上元件晶粒的该主动侧上，其中该额外封装基底是电性连接到该上元件晶粒的该等晶粒输入/输出的一第二部分，并电性连接到该封装基底。
[0007]在本公开的一些实施例中，该额外封装基底通过多个第一接合线而电性连接到该等晶粒输入/输出的该第二部分，且该额外封装基底通过多个第二接合线而电性连接到该封装基底。
[0008]在本公开的一些实施例中，该额外封装基底具有一开口以及一本体部，该本体部侧向围绕该开口设置。
[0009]在本公开的一些实施例中，该等输入/输出的该第二部分与该开口重叠，且该等第一接合线从该额外封装基底的一上表面经由该额外封装基底的该开口而延伸到该等晶粒输入/输出的该第二部分。
[0010]在本公开的一些实施例中，该等第二接合线从该额外封装基底的一上表面的一周围区延伸到该封装基底。
[0011]在本公开的一些实施例中，该等晶粒输入/输出的一第一部分至少部分是位于该额外封装基底的一跨度(span)外侧。
[0012]在本公开的一些实施例中，该等晶粒输入/输出的该第一部分通过多个第三接合线而电性连接到该封装基底。
[0013]在本公开的一些实施例中，该半导体封装结构还包括一第一粘贴材料以及一第二粘贴材料，该第一粘贴材料设置在该下元件晶粒与该上元件晶粒之间，该第二粘贴材料设置在该上元件晶粒与该额外封装基底之间。
[0014]在本公开的一些实施例中，该第二粘贴材料具有一开口以及一本体部，该本体部侧向围绕该额外封装基底的该开口设置，而该第二粘贴材料的该开口与该等晶粒输入/输出的该第二部分重叠。
[0015]在本公开的一些实施例中，该额外封装基底经配置以提供一电源电压(power voltage)以及一参考电压给该上元件晶粒，而该封装基底经配置以提供多个命令给在该上元件晶粒中的一集成电路。
[0016]在本公开的一些实施例中，该半导体封装结构还包括一囊封体(encapsulant)，设置在该封装基底上，并囊封该下元件晶粒、该上元件晶粒以及该额外封装基底。
[0017]在本公开的一些实施例中，该半导体封装结构还包括多个封装输入/输出，设置在该封装基底背对该下元件晶粒的一表面处。
[0018]本公开的另一实施例提供一种半导体封装结构。该半导体封装结构包括一第一封装基底；一第一元件晶粒，接合到该第一封装基底上，并具有一第一主动侧以及一第一后侧，该第一主动侧面朝该第一封装基底，该第一后侧背对该第一主动侧；一第二元件晶粒，贴合在该第一元件晶粒上，并具有一第二主动侧以及一第二后侧，该第二主动侧背对该第一元件晶粒，该第二后侧面朝该第一元件晶粒；一第二封装基底，贴合在该第二元件晶粒的该第二主动侧上，其中该第二元件晶粒位于该第二主动侧处的多个晶粒输入/输出电性连接到该第一封装基底与该第二封装基底；以及一囊封体，设置在该第一封装基底上，并囊封该第一元件晶粒、该第二元件晶粒以及该第二封装基底。
[0019]在本公开的一些实施例中，该第二封装基底包括：多个积层介电层与多个导电层，沿着一垂直方向交错堆叠设置；多个接合垫，设置在最上面的该导电层的多个开口中；以及多个布线结构，连接除了最上面的该导电层的外的该等导电层到该等接合垫。
[0020]本公开的另一实施例提供一种半导体封装结构的制备方法。该制备方法包括接合一下元件晶粒到一封装基底上；贴合一上元件晶粒到该下元件晶粒上；贴合一额外封装基底到该上元件晶粒上；建立该额外封装基底与该上元件晶粒之间的电性连接、该额外封装基底与该封装基底之间的电性连接，以及该上元件晶粒与该封装基底之间的电性连接；以及囊封该下元件晶粒、该上元件晶粒以及该额外封装基底，其是通过一囊封体进行囊封。
[0021]在本公开的一些实施例中，该下元件晶粒经由一覆晶方式(flip chip manner)而
接合到该封装基底上。
[0022]在本公开的一些实施例中，该半导体封装结构的制备方法还包括：在该下元件晶粒接合到该封装基底上之前，形成多个电连接件在该下元件晶粒的一主动侧上，其中在该下元件晶粒接合到该封装基底上之后，该等电连接件连接在该下元件晶粒的该主动侧与该封装基底之间。
[0023]在本公开的一些实施例中，该半导体封装结构的制备方法还包括：在该上元件晶粒贴合到该下元件晶粒上之前，提供一第一粘贴材料在该下元件晶粒上。
[0024]在本公开的一些实施例中，该半导体封装结构的制备方法还包括：在该额外封装基底贴合到该上元件晶粒之前，提供一第二粘贴材料在该上元件晶粒上。
[0025]在本公开的一些实施例中，通过形成从该额外封装基底延伸到该上元件晶粒的多个接合线、从该额外封装基底延伸到该封装基底的多个接合线以及从该上元件晶粒延伸到该封装基底的多个电线，以建立电性连接。
[0026]上文已相当广泛地概述本公开的技术特征及优点，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，包括：一封装基底；一下元件晶粒，贴合在该封装基底上；一上元件晶粒，贴合在该下元件晶粒上，其中该上元件晶粒的一主动侧背对该封装基底，该上元件晶粒的一后侧面朝该封装基底，该上元件晶粒包括多个晶粒输入/输出，所述晶粒输入/输出位于该主动侧处，且所述晶粒输入/输出的一第一部分电性连接到该封装基底；以及一额外封装基底，贴合到该上元件晶粒的该主动侧上，其中该额外封装基底电性连接到该上元件晶粒的所述晶粒输入/输出的一第二部分，并电性连接到该封装基底。2.如权利要求1所述的半导体封装结构，其中该额外封装基底通过多个第一接合线而电性连接到所述晶粒输入/输出的该第二部分，且该额外封装基底通过多个第二接合线而电性连接到该封装基底。3.如权利要求2所述的半导体封装结构，其中该额外封装基底具有一开口以及一本体部，该本体部侧向围绕该开口设置。4.如权利要求3所述的半导体封装结构，其中所述输入/输出的该第二部分与该开口重叠，且所述第一接合线从该额外封装基底的一上表面经由该额外封装基底的该开口而延伸到所述晶粒输入/输出的该第二部分。5.如权利要求2所述的半导体封装结构，其中所述第二接合线从该额外封装基底的一上表面的一周围区延伸到该封装基底。6.如权利要求1所述的半导体封装结构，其中所述晶粒输入/输出的一第一部分至少部分位于该额外封装基底的一跨度外侧。7.如权利要求1所述的半导体封装结构，其中所述晶粒输入/输出的该第一部分通过多个第三接合线而电性连接到该封装基底。8.如权利要求1所述的半导体封装结构，还包括一第一粘贴材料以及一第二粘贴材料，该第一粘贴材料设置在该下元件晶粒与该上元件晶粒之间，该第二粘贴材料设置在该上元件晶粒与该额外封装基底之间。9.如权利要求8所述的半导体封装结构，其中该第二粘贴材料具有一开口以及一本体部，该本体部侧向围绕该额外封装基底的该开口设置，而该第二粘贴材料的该开口与所述晶粒输入/输出的该第二部分重叠。10.如权利要求1所述的半导体封装结构，其中该额外封装基底经配置以提供一电源电压以及一参考电压给该上元件晶粒，而该封装基底经配置以提供多个命令给在该上元件晶粒中的一集成电路。11.如权利要求1所述的半导体封装结构，还包括一囊封体，设置在该封装基底上，并囊封该下元件晶粒、该上元件晶粒以及该额外封装基底。12.如权利要求1所述的半导体封装结构，还包括多个封装输入/输出，设置在该封装基底背对该下元件...

【专利技术属性】
技术研发人员：杨吴德，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：