检测三维存储器的结构缺陷的方法及三维存储结构技术

本申请提供了一种检测三维存储器的结构缺陷的方法及三维存储结构。该检测三维存储器的结构缺陷的方法包括：将三维存储结构的存储区导电层接地，其中，所述三维存储结构包括堆叠结构、设置在所述堆叠结构的存储区块上的至少一个位线触点、以及覆盖所述至少一个位线触点并与每个所述位线触点电连接的所述存储区导电层；以及对所述字线触点进行亮度电压对比检测。检测。检测。

【技术实现步骤摘要】
检测三维存储器的结构缺陷的方法及三维存储结构


[0001]本申请涉及半导体领域，更具体的，涉及一种三维存储结构，一 种检测三维存储器的结构缺陷的方法。

技术介绍

[0002]消费者不断追求大容量、高密度的存储器件，继而三维存储器应 运而生。
[0003]随着3D NAND型的三维存储器的发展，其堆叠层数不断增多、 各种功能层的厚度不断变小。在制造三维存储器的过程中，较薄的层 结构可能破损，进而该层两侧被间隔的结构可能连通。
[0004]例如，沟道结构(CH)可包括由内向外设置的：沟道层、隧穿层、 电荷捕获层及阻挡层。沟道结构外套设有多个栅极层。当沟道结构破 损时，栅极层可能与沟道层连接，进而在工作时栅极层与沟道层之间 会漏电。现有的检测方式很难检测出具体是哪个栅极层与沟道结构间 漏电。
[0005]此外，三维存储器的具体结构也会因需求的变化而改变。例如图 1所示的一种三维存储器，在其衬底1上堆叠有多层栅极层21～22，沟 道结构3贯穿这些栅极层21～22而延伸至衬底中。但是这些沟道结构 3的沟道层31与衬底1之间处于浮动(floating)状态，即被阻挡结构 30隔绝。当三维存储器的沟道结构3如此设计时，想检测沟道结构3 与栅极层21～22之间的漏电更为困难。参考图2，现有的检测方案可 采用亮度电压对比检测(bright voltage contrast，BVC)沟道结构所对 应的位线触点41～42的方式，进而当第一位线触点41对应的沟道结构 完整无破损漏电时，第一位线触点41呈现为亮端面；第二位线触点 42对应的沟道结构破损、与栅极层之间漏电时，第二位线触点42呈 现暗端面。如图2所示，可以看出有三处位线触点对应的沟道结构有 漏电现象，但是无法得知哪个栅极层与沟道结构之间漏电。而且存储 区面积较大，位线触点对探测电子束的响应速度较慢，进而检测耗时 较多。

技术实现思路

[0006]第一方面，本申请的实施例提供了一种用于检测三维存储器的结 构缺陷的方法，该方法包括：将三维存储结构的存储区导电层接地， 其中，三维存储结构包括堆叠结构、设置在堆叠结构的存储区块上的 至少一个位线触点、以及覆盖至少一个位线触点并与每个位线触点电 连接的存储区导电层；以及对字线触点进行亮度电压对比检测。
[0007]在一个实施方式中，堆叠结构包括间隔设置的栅极层，三维存储 结构包括位于堆叠结构的台阶区块的字线触点和贯穿堆叠结构的沟道 结构，以及其中，方法还包括：响应于字线触点具有暗端面，判断具 有暗端面的字线触点所连接的栅极层与沟道结构的沟道层之间电性连 接；或者响应于字线触点具有亮端面，判断具有亮端面的字线触点所 连接的栅极层与沟道结构的沟道层之间电性断路。
[0008]在一个实施方式中，该方法包括：形成导电层，包括：在堆叠结 构的台阶区块上形
成台阶区导电层；以及在堆叠结构的存储区块上形 成存储区导电层，其中，存储区块上设置有至少一个位线触点，存储 区导电层覆盖至少一个位线触点并与每个位线触点电连接；以及去除 台阶区导电层。
[0009]在一个实施方式中，方法还包括：在堆叠结构上形成绝缘填充结 构，并形成贯穿绝缘填充结构的至少一个位线触点；以及在绝缘填充 层上进行形成导电层的步骤。
[0010]在一个实施方式中，形成导电层的步骤包括：沉积不定形碳以形 成导电层。
[0011]在一个实施方式中，去除台阶区导电层的步骤包括：在存储区导 电层以及台阶区导电层上形成氮氧化硅层；在氮氧化硅层上形成光刻 胶层；在光刻胶层形成覆盖至少一个位线触点的图形；基于图形刻蚀 去除氮氧化硅层的位于台阶区块的部分；以及刻蚀去除台阶区导电层。
[0012]在一个实施方式中，形成导电层的步骤包括：沉积钨以形成导电 层。
[0013]在一个实施方式中，去除台阶区导电层的步骤包括：在存储区导 电层以及台阶区导电层上形成抗反射层；在抗反射层上形成光刻胶层； 在光刻胶层形成覆盖至少一个位线触点的图形；基于图形刻蚀去除抗 反射层的位于台阶区块的部分；以及利用干法刻蚀去除台阶区导电层。
[0014]在一个实施方式中，该方法还包括：利用化学机械研磨工艺平整 化绝缘填充层、字线触点和位线触点。
[0015]在一个实施方式中，该方法还包括：在完成检测后去除存储区导 电层。
[0016]在另一方面，本申请的实施例提供了一种三维存储结构，该三维 存储结构包括：衬底；堆叠结构，设置于衬底并包括交替堆叠的绝缘 层和栅极层，其中，堆叠结构在垂直于堆叠方向的平面内划分为台阶 区块和存储区块；至少一个沟道结构，贯穿存储区块；字线触点，与 台阶区块的栅极层电连接；至少一个位线触点，位线触点与沟道结构 电连接；以及存储区导电层，覆盖至少一个位线触点并与每个位线触 点电连接。
[0017]在一个实施方式中，三维存储结构还包括：绝缘填充层，覆盖堆 叠结构和沟道结构；以及其中，字线触点贯穿绝缘填充层，位线触点 贯穿绝缘填充层。
[0018]在一个实施方式中，存储区导电层的材料包括无定形碳。在一个 实施方式中，三维存储结构还包括：覆盖于存储区导电层的存储区氮 氧化硅层。
[0019]在一个实施方式中，存储区导电层的材料包括钨。
[0020]在一个实施方式中，沟道结构延伸至衬底中并与衬底绝缘接触。
[0021]本申请的实施例提供的三维存储结构，能够被方便准确的检测出 其内部的缺陷，并可确认出缺陷的具体位置。并且基于该结构可以重 新形成三维存储器进而制成产品，不会使三维存储器被破坏或报废。
[0022]本申请的实施例提供的检测三维存储器的结构缺陷的方法，能够 确认具体是哪个栅极层(字线)与沟道结构发生漏电。而且该方法的 检测速度较快。
附图说明
[0023]通过阅读参照以下附图所作的对非限制性实施例所作的详细描 述，本申请的其它特征、目的和优点将会变得更明显：
[0024]图1是一种检测三维存储器的示意性结构图；
[0025]图2是图1中三维存储结构在BVC检测时的俯视图；
[0026]图3是根据本申请实施方式的检测三维存储器的结构缺陷的方法 的流程框图；
[0027]图4是根据本申请实施方式的制造三维存储结构的方法的流程框 图；
[0028]图5至图9是根据本申请实施方式的检测方法的工艺图；
[0029]图10是图8的A处的放大图；
[0030]图11是根据本申请实施方式的三维存储结构在BVC检测时的俯 视图；以及
[0031]图12至图16是根据本申请另一实施方式的检测方法的工艺图。
具体实施方式
[0032]为了更好地理解本申请，将参考附图对本申请的各个方面做出更 详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式 的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同 的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中 的一个或多个的任何和全部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种检测三维存储器的结构缺陷的方法，其特征在于，包括：将三维存储结构的存储区导电层接地，其中，所述三维存储结构包括堆叠结构、设置在所述堆叠结构的存储区块上的至少一个位线触点、以及覆盖所述至少一个位线触点并与每个所述位线触点电连接的所述存储区导电层；以及对所述字线触点进行亮度电压对比检测。2.根据权利要求1所述的方法，其中，所述堆叠结构包括间隔设置的栅极层，所述三维存储结构包括位于所述堆叠结构的台阶区块的字线触点和贯穿所述堆叠结构的沟道结构，以及其中，所述方法还包括：响应于所述字线触点具有暗端面，判断所述具有暗端面的字线触点所连接的栅极层与所述沟道结构的沟道层之间电性连接；或者响应于所述字线触点具有亮端面，判断所述具有亮端面的字线触点所连接的栅极层与所述沟道结构的沟道层之间电性断路。3.根据权利要求1所述的方法，其中，所述将三维存储结构的存储区导电层接地的步骤之前还包括：形成导电层，包括：在堆叠结构的台阶区块上形成台阶区导电层；以及在堆叠结构的存储区块上形成存储区导电层，其中，所述存储区块上设置有至少一个位线触点，所述存储区导电层覆盖所述至少一个位线触点并与每个所述位线触点电连接；以及去除所述台阶区导电层。4.根据权利要求3所述的方法，其中，所述方法还包括：在所述堆叠结构上形成绝缘填充结构，并形成贯穿所述绝缘填充结构的至少一个所述位线触点；以及在所述绝缘填充层上进行所述形成导电层的步骤。5.根据权利要求3或4所述的方法，其中，形成所述导电层的步骤包括：沉积不定形碳以形成所述导电层。6.根据权利要求5所述的方法，其中，去除所述台阶区导电层的步骤包括：在所述存储区导电层以及所述台阶区导电层上形成氮氧化硅层；在所述氮氧化硅层上形成光刻胶层；在所述光刻胶层形成覆盖所述至少一个位线触点的图形；基于所述图形刻蚀去除所述氮氧化硅层的位于所述台阶区块的部分；以及刻蚀去除所...

【专利技术属性】
技术研发人员：王班，李文龙，李思晢，陈金星，范光龙，马霏霏，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：