一种SoC高性能核心板制造技术

本申请实施例公开了一种SoC高性能核心板。该核心板包括处理器、存储器、电源模块、复位模块以及四个对称设置的板对板连接器，所述处理器分别和所述存储器、所述电源模块以及所述复位模块相连，所述板对板连接器和所述核心板的底板接口相连，所述板对板连接器的引脚按照预设方式设置排布。本方案中，通过对板对板连接器的引脚位置的设置和具体的连接关系实现了合理安排不同速率接口之间的引脚间距、同一功能接口统一放置引出、增加防反插保护、CPU引脚全部引出等方法，让使用者快速简单地设计出不同的产品、降低设计成本。降低设计成本。降低设计成本。

【技术实现步骤摘要】
一种SoC高性能核心板


[0001]本申请实施例涉及智能板
，尤其涉及一种SoC高性能核心板。

技术介绍

[0002]随着5G和AIoT技术越来越成熟和开放，智慧物联网和人工智能的想象空间和应用可能性也变得越来越广泛，而各种各样的解决方案也是层出不穷。使用FPGA的AI模块作为智慧物联网和人工智能领域的解决方案是越来越多，而不同供应商提供的核心板模块在尺寸、管脚定义、功能裁剪、引脚排序等都不一样，要实现的技术功能和方向也有所不同。
[0003]目前在使用FPGA的AI模块作为人工智能应用平台的解决方案时，会有不合理或者缺陷的地方，导致在使用这些核心板模块做底板开发时，产生PCB布线困难、不同速率接口之间有串扰等问题，增加了开发的难度和成本。

技术实现思路

[0004]针对现有技术的不足，本技术提供了一种SoC高性能核心板，解决了上述
技术介绍
中提出的问题。
[0005]为实现以上目的，本技术通过以下技术方案予以实现：一种SoC高性能核心板，核心板包括处理器、存储器、电源模块、复位模块以及四个对称设置的板对板连接器，所述处理器分别和所述存储器、所述电源模块以及所述复位模块相连，所述板对板连接器和所述核心板的底板接口相连，所述板对板连接器的引脚按照预设方式设置排布。
[0006]进一步的，所述处理器为XILINX Zynq
‑
7000 SoC处理器。
[0007]进一步的，所述板对板连接器提供的接口包括：1路千兆以太网接口、1路百兆以太网接口、1路SFP接口、1路UART调试接口、1路JTAG接口、2路PCIE接口、1路SATA接口、2路GTP时钟接口、1路SDIO接口、6路UART接口、1路ADC接口、1路USB 2.0ULPI接口、1路RGB LCD接口、1路MIPI CSI
‑
2接口、2路CAN接口、4路SPI接口、3路I2C接口和53路GPIO接口。
[0008]进一步的，所述板对板连接器包括两个第一板对板连接器和两个第二板对板连接器，两个所述第一板对板连接器之间和两个所述第二板对板连接器之间均对称设置。
[0009]进一步的，所述核心板的长和宽分别为65mm和45mm，两个所述第一板对板连接器和两个所述第二板对板连接器的pin间距均为0.5mm，所述第一板对板连接器的长、高和宽分别为17.1mm、4.6mm和2.2mm，所述第二板对板连接器的长、宽和高分别为22.1mm、4.6mm和2.2mm。
[0010]进一步的，所述第一板对板连接器包含60个引脚，所述第二板对板连接器包含80个引脚。
[0011]进一步的，其中一个所述第一板对板连接器的第一引脚至第六引脚、第八引脚接GPIO接口，第七引脚、第九引脚接UART调试接口，第十一引脚、第十三引脚、第十五引脚、第十七引脚、第十九引脚、第二十一引脚接SDIO接口，第十二引脚、第十四引脚、第十六引脚、第十八引脚接CAN接口，第二十引脚、第二十二引脚接I2C接口，第二十六引脚、第二十八引
脚、第三十引脚、第三十二引脚、第三十四引脚、第三十六引脚、第四十引脚、第四十二引脚、第四十四引脚、第四十六引脚、第四十八引脚、第五十引脚、第五十二引脚和第五十四引脚接千兆以太网接口，第五十六引脚接地，第二十五引脚、第二十七引脚、第二十九引脚、第三十一引脚、第三十三引脚、第三十五引脚、第三十七引脚、第三十九引脚、第四十一引脚、第四十三引脚、第四十五引脚和第四十七引脚接USB 2.0ULPI接口，第四十九引脚接地。
[0012]进一步的，其中一个所述第一板对板连接器的第一引脚至第十二引脚、第十五引脚至第二十二引脚、第二十五引脚至三十六引脚接RGB LCD接口，第十三引脚、第十四引脚、第二十三引脚、第二十四引脚、第三十七引脚和第三十八引脚接地，第三十九引脚、第四十一引脚、第四十三引脚至第四十六引脚、第四十九引脚至第六十引脚接MIPI CSI
‑
2接口，第四十引脚、第四十二引脚接GPIO接口，第四十七引脚和第四十八引脚接地。
[0013]进一步的，其中一个所述第二板对板连接器的第五十七引脚、第五十九引脚、第六十三引脚至第七十引脚、第七十四引脚至八十引脚接百兆以太网接口，第六十一引脚、第六十二引脚、第七十一引脚和第七十二引脚接地，第二十九引脚至三十六引脚、第三十九引脚和第四十引脚接UART接口，第三十七引脚和第三十八引脚接地，第一引脚至第八引脚接SPI接口，第五十三引脚、第五十五引脚接SFP接口，第十五引脚、第十七引脚接I2C接口，第九引脚至第十二引脚、第十六引脚、第十八引脚、第十九引脚至第二十二引脚、第二十五引脚至第二十八引脚、第四十一引脚至第四十六引脚、第四十九引脚至第五十二引脚、第五十四引脚、第五十六引脚、第五十八引脚、第六十引脚、第七十三引脚接GPIO接口。
[0014]进一步的，其中一个所述第二板对板连接器的第二引脚和第四引脚接ADC接口，第六引脚、第八引脚、第十二引脚、第十四引脚、第四十七引脚、第四十八引脚、第五十引脚、第六十二引脚、第六十四引脚、第六十六引脚、第六十八引脚、第七十引脚、第七十二引脚接GPIO接口，第十一引脚、第十三引脚、第五十二引脚、第五十四引脚接UART接口，第十七引脚至第二十引脚、第二十九引脚至第三十二引脚接PCIE接口，第二十三引脚、第二十四引脚、第二十五引脚和第二十六引脚接SATA接口，第二十七引脚和第二十八引脚接地，第三十五引脚至第三十八引脚接SFP接口，第四十一引脚至第四十四引脚接GTP时钟接口，第四十九引脚、第五十一引脚接I2C接口，第五十三引脚接百兆以太网接口，第五十五引脚至第五十八引脚、第六十一引脚、第六十三引脚、第六十五引脚和第六十七引脚接SPI接口，第五十九引脚和第六十九引脚接地。
[0015]本技术提供了一种高性能处理器智能核心板，具备以下有益效果：
[0016]按照预设引脚排布方式进行设置，通过合理安排不同速率接口之间的引脚间距、同一功能接口统一放置引出、增加防反插保护、CPU引脚全部引出等方法，让使用者快速简单地设计出不同的产品、降低设计成本。
附图说明
[0017]图1是本申请实施例提供的一种SoC高性能核心板的尺寸结构示意图；
[0018]图2是本申请实施例提供的SoC高性能核心板模块示意图；
[0019]图3是本申请实施例提供的第一板对板连接器CON
‑
A的电路原理图；
[0020]图4是本申请实施例提供的第一板对板连接器CON
‑
B的电路原理图；
[0021]图5是本申请实施例提供的第二板对板连接器CON
‑
C的电路原理图；
[0022]图6是本申请实施例提供的第二板对板连接器CON
‑
D的电路原理图。
具体实施方式
[0023]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SoC高性能核心板，其特征在于，核心板包括处理器、存储器、电源模块、复位模块以及四个对称设置的板对板连接器，所述处理器分别和所述存储器、所述电源模块以及所述复位模块相连，所述板对板连接器和所述核心板的底板接口相连，所述板对板连接器的引脚按照预设方式设置排布。2.根据权利要求1所述的SoC高性能核心板，其特征在于，所述处理器为XILINX Zynq
‑
7000 SoC处理器。3.根据权利要求1所述的SoC高性能核心板，其特征在于，所述板对板连接器提供的接口包括：1路千兆以太网接口、1路百兆以太网接口、1路SFP接口、1路UART调试接口、1路JTAG接口、2路PCIE接口、1路SATA接口、2路GTP时钟接口、1路SDIO接口、6路UART接口、1路ADC接口、1路USB 2.0ULPI接口、1路RGB LCD接口、1路MIPI CSI
‑
2接口、2路CAN接口、4路SPI接口、3路I2C接口和53路GPIO接口。4.根据权利要求1
‑
3任一项所述的SoC高性能核心板，其特征在于，所述板对板连接器包括两个第一板对板连接器和两个第二板对板连接器，两个所述第一板对板连接器之间和两个所述第二板对板连接器之间均对称设置。5.根据权利要求4所述的SoC高性能核心板，其特征在于，所述核心板的长和宽分别为65mm和45mm，两个所述第一板对板连接器和两个所述第二板对板连接器的pin间距均为0.5mm，所述第一板对板连接器的长、高和宽分别为17.1mm、4.6mm和2.2mm，所述第二板对板连接器的长、宽和高分别为22.1mm、4.6mm和2.2mm。6.根据权利要求4所述的SoC高性能核心板，其特征在于，所述第一板对板连接器包含60个引脚，所述第二板对板连接器包含80个引脚。7.根据权利要求6所述的SoC高性能核心板，其特征在于，其中一个所述第一板对板连接器的第一引脚至第六引脚、第八引脚接GPIO接口，第七引脚、第九引脚接UART调试接口，第十一引脚、第十三引脚、第十五引脚、第十七引脚、第十九引脚、第二十一引脚接SDIO接口，第十二引脚、第十四引脚、第十六引脚、第十八引脚接CAN接口，第二十引脚、第二十二引脚接I2C接口，第二十六引脚、第二十八引脚、第三十引脚、第三十二引脚、第三十四引脚、第三十六引脚、第四十引脚、第四十二引脚、第四十四引脚、第四十六引脚、第四十八引脚、第五十引脚、第五十二引脚和第五十四引脚接千兆以太网接口，第五十六引脚接地，第二十五引脚、第二十七引脚、第二...

【专利技术属性】
技术研发人员：周立功，黄钦宁，金绍深，
申请(专利权)人：广州致远电子有限公司，
类型：新型
国别省市：