本发明专利技术公开的一种多通道高速AD采样装置，通用性好，采样速率高。本发明专利技术通过下述技术方案实现：FPGA电路配置锁相环PLL和高速AD芯片，将外部连接器输入或由板载晶振，通过锁相环PLL锁相后输出AD采样时钟提供给高速AD芯片作为采样时钟；模拟中频信号通过至少4个任一路SMP插座送入ADC通道上，经过模拟匹配电路后送入模数AD采集电路进行采样，根据时钟同步电路输入同步SYNC信号，将采样信号送入各自ADC通道上串联的变压器采样，转成4组支持片间同步的低电压差分信号LVDS，采样后的高速LVDS并行数据和双沿对齐时钟信号，输出到点对点或一点对多点连接的FMC连接器，完成4路模拟信号的采样。样。样。
【技术实现步骤摘要】
多通道高速AD采样装置
[0001]本专利技术涉及测控、通信以及软件无线电等领域，特别涉及一种高速AD采样装置。
技术介绍
[0002]在测控、通信系统中，AD采样的速率、同步及模拟输入带宽对系统设计和性能有很 大影响，特别在软件无线电领域，高速AD采集起着非常关键的作用。现有的采集卡接口多 为PCI总线、ISA总线、1394总线等，不仅成本高，而且难于实现。并且现有的FMC采 集板卡采集速率不高，且连接至fpga后系统整体延迟较高，不能灵活支持板上可编程采样 时钟和外部参考时钟，工作状态无法检测等问题。目前用于测控、通信等领域的采集装置体 积大、采样速度低、设计周期长、不能复用、不易扩展，可靠性验证不充分，多个采集装置 之间无法保证同步，不具备独立的板载时钟等缺点。
[0003]随着雷达技术及现代宽带通信技术的发展,高速ADC在数字化宽带接收器的设计中起 了重要作用，系统对模拟输入带宽的要求越来越宽,这时对ADC的性能要求也会越来越高,传统的采集 系统已经不能满足高数据率的要求。以往的设计难以满足当前的要求。中频采样及射频采样 在雷达信号处理中的应用范围不断扩大，采样技术也呈现出新的特点，如集成度高、通道多、 分辨率高等。现有应用于雷达信号采集电路多为三通道、四通道，最多的为八通道；采样率 不等，自KHz至GHz均有；分辨率则主要有8位、10位、14位与16位。通常采样率 越高，分辨率就会越低。我国现阶段还没有推出同时满足高采样率与高分辨率的多通道AD 产品。这种情况下，被应用到雷达信号处理领域的该方面产品更是少之又少。以某项雷达 信号处理为例，高速AD采样模块的具体特点如下:(1)12通道中频信号输入；(2)可通过软件 配置采样率，最高达250Mbps；(3)分辨率达14位；(4)体积小，集成度高。1该项目对AD 采样电路的相关指标要求为:通道数为12通道、采样率不低于160MHz、分辨率不低于14 位、有效位数不低于10位、SFDR不低于80dBc，以及对FPGA处理资源及存储能力的 要求，可用电路板面积约为10cm*11cm。在这种情况下，采用传统单通道AD芯片的方案 由于占用电路板面积较大、调理电路复杂、成本高而且无法满足要求。时钟电路设计在高 速数据采集系统内，时钟为最关键的部分之一。其信号的准确度对整个AD的检测性能产 生直接影响。理论上14位的AD芯片ADS4449可提供86dB的SNR，实际应用中，采 样时钟的抖动一定会带来信噪比的降低。采样时钟如果产生抖动，将会使得整个电路的性能 变差，具体是导致信噪比与有效位数等参数出现恶化。在数字技术水平持续提升的过程中， 在对雷达回波信号进行采样的时候多集于中频，在提高模拟输入信号的频率时，时钟抖动所 对应的要求也提升。因此，在ADC设计中，时钟质量非常关键。在设计的过程中，时钟抖 动将减少信噪比，并且使得通道间的幅相一致性被破坏。当要求信噪比为72dB、无杂散动 态范围为83dB时，必须使用一个抗混叠滤波器(AAF)，以改善杂散性能并使信号谐波较低。 但这并不能解决输入驱动和通道平坦度问题。在设计的过程中实现两方面的分别供电，且需 要在两者间设置隔离滤波电路，还需要隔离好不一样电源的同一电压。电路设计时数字地、 模拟地不做区分，盲目
分离接地层只会增加返回路径的电感，它所带来的坏处大于好处，关 键是电路分割要合理，这样就不必分离接地层。良好的电路分割方式需要运用多种容量不一 的电容来减少功率传输系统(PDS)产生的阻抗，所选择的电容应具备恰当的电容量及种类， 以此而减少PDS阻抗，但不是全部的电容都是平等的，哪怕是同一个供应厂商，在样式及 工艺等方面也是不一样的。如果选用电容容值或者类型错误，可能会形成感性环路，从而给 PDS产生负面影响。由于运用了不一致的电容，亦或者是电容装配不恰当，均有可能导致 谐振现象出现。
技术实现思路
[0004]本专利技术的目的是针对上述问题，提供一种支持多路多模式同步采样，通用性好，采 样速率高的多通道高速AD采样装置。
[0005]本专利技术的上述目的可以通过以下措施来达到，一种多通道高速AD采样装置，包括： AD采集电路，FPGA电路，板载的时钟同步电路和温度检测电路，并联在时钟同步电路与 FMC连接器之间的监控电路、电源电路，其特征在于：FPGA电路配置锁相环PLL和高速 AD芯片，将外部连接器输入或由板载晶振，通过锁相环PLL锁相后输出AD采样时钟提供 给高速AD芯片作为采样时钟；模拟中频信号通过至少4个任一路SMP插座送入4路10位 ADC通道上，经过模拟匹配电路后送入4组模数AD采集电路进行采样，4组模数AD采集 电路根据时钟同步电路输入同步SYNC信号，将采样信号送入各自ADC通道上串联的变压 器采样，转成4组支持片间同步的低电压差分信号LVDS，采样后ABCD四路各有的高速 LVDS并行数据和双沿对齐的时钟信号，将一组LVDS数据或4组LVDS时钟输出到点对点 或一点对多点连接的FMC连接器，完成A、B、C、D 4路模拟信号的采样。
[0006]本专利技术相比于现有技术的有益效果是：支持多模式同步采样。本专利技术采用包括：AD采集电路，FPGA电路，时钟同步电路和温度 检测电路，并联在时钟同步电路与FMC连接器之间的监控电路、电源电路构成的多通道高 速AD采样装置，并设计有SYNC电路以支持多个采样装置的同步采样，可根据需求配置工 作模式，可提供4路10位ADC通道模数AD高速转换，支持采样率5GSPS(单通道) /2.5GSPS(双通道)/1.25GSPS(四通道)3种采样模式。并且该装置具有独立的板载时钟， 同时支持外部参考时钟与外部采样时钟输入。可满足常用宽带信号处理前端模数转换应用。
[0007]通用性、测试性好。本专利技术采用FPGA电路配置锁相环PLL和高速AD芯片，将外 部连接器输入或由板载晶振，通过锁相环PLL锁相后输出AD采样时钟提供给高速AD芯 片作为采样时钟；模拟中频信号通过至少4个任一路SMP插座送入4路10位ADC通道上， 经过模拟匹配电路后送入4组模数AD采集电路进行采样，4组模数AD采集电路根据时钟 同步电路输入同步SYNC信号，将采样信号送入各自ADC通道上串联的变压器采样，转成 4组支持片间同步的低电压差分信号LVDS。这种采用FMC标准子卡架构，接口定义和结构 尺寸符合VITA57.1标准，可以在满足VITA57.1标准的多种信号处理载板上使用，并且可灵 活选择板上可编程采样时钟或外部参考时钟，通用性好。
[0008]采样速率高。采样速率高，本专利技术采样后ABCD四路各有的高速LVDS并行数据和 双沿对齐的时钟信号，将一组LVDS数据或4组LVDS时钟输出到点对点或一点对多点连 接的FMC连接器，完成A、B、C、D 4路模拟信号的采样，采样速率高。通过温度检测电 路考验实现温度检测和电压检测电路，可方便监控装置工作状态，提高故障检测率，增加可 测试性。
附图说明
[0009]下面结合附图和实施例对专利技术进一步说明。
[0010]图1是本专利技术多通道本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种多通道高速AD采样装置，包括：AD采集电路，FPGA电路，板载的时钟同步电路和温度检测电路，并联在时钟同步电路与FMC连接器之间的监控电路、电源电路，其特征在于：FPGA电路配置锁相环PLL和高速AD芯片，将外部连接器输入或由板载晶振，通过锁相环PLL锁相后输出AD采样时钟提供给高速AD芯片作为采样时钟；模拟中频信号通过至少4个任一路SMP插座送入4路10位ADC通道上，经过模拟匹配电路后送入4组模数AD采集电路进行采样，4组模数AD采集电路根据时钟同步电路输入同步SYNC信号，将采样信号送入各自ADC通道上串联的变压器采样，转成4组支持片间同步的低电压差分信号LVDS，采样后ABCD四路各有的高速LVDS并行数据和双沿对齐的时钟信号，将一组LVDS数据或4组LVDS时钟输出到点对点或一点对多点连接的FMC连接器，完成A、B、C、D 4路模拟信号的采样。2.如权利要求1所述的多通道高速AD采样装置，其特征在于：具有I2C接口连接到FMC连接器的监控电路，根据AD、时钟和同步电路的配置以及装置工作状态进行监控和载板进行通信。3.如权利要求1所述的多通道高速AD采样装置，其特征在于：同步SYNC信号由前面板连接器输入或由FMC连接器输入，或用多个采集装置间的同步。4.如权利要求1所述的多通道高速AD采样装置，其特征在于：AD采集电路包括：提供4路10位ADC通道，支持4/2/1三种采样模式的模拟多路复用器，ABCD四路模拟中频信号任一路通过SMP插座送入模拟匹配电路，经过模拟匹配电路后送给AD进行采样的变压器，变压器通过模拟多路复用器产生4路相差90
°
的1.25GHz采样钟给输出4组支持ADC1、ADC2、ADC3、ADC4四路AD同时进行采样。5.如权利要求4所述的多通道高速AD采样装置，其特征在于：采样时钟由外部输入或由板上锁相环PLL产生2.5GHz时钟信号供给AD，采样后ABCD四路各有10bit...
【专利技术属性】
技术研发人员：张晓波，唐洪军，马力科，胡洪，
申请(专利权)人：西南电子技术研究所中国电子科技集团公司第十研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。