半导体掩膜版制造技术

本实用新型专利技术提供了一种半导体掩膜版，包括：第一区域和多个第二区域；其中，所述第一区域位于所述多个第二区域的周围；所述多个第二区域覆盖的半导体结构通过刻蚀工艺被去除，以形成三维存储器的栅极线狭缝(GLS)；所述第二区域包括中央区域和设置于所述中央区域两端的端部区域；所述端部区域的宽度小于所述中央区域的宽度。区域的宽度。区域的宽度。

【技术实现步骤摘要】
半导体掩膜版


[0001]本技术涉及半导体
，尤其涉及一种半导体掩膜版。

技术介绍

[0002]在三维存储器的制造过程中，需要在三维存储器中的堆叠结构中形成多个栅极线狭缝(GLS，Gate Line Slit)，从而利用该多个GLS将三维存储器的存取区划分为多个块存储区和/或子存储区。一般采用刻蚀工艺形成三维存储器的GLS。在刻蚀GLS的过程中，所用到的掩膜版的图形常设计成“H”型桥状结构(即H
‑
cut结构)，以避免GLS侧壁的倾斜问题。然而，利用相关技术中的掩膜版刻蚀得到的GLS容易出现大头现象(这里，大头现象可以理解为：GLS为长条状结构，该长条状结构的两个端部的宽度大于中央区域的宽度)，进而导致三维存储器在执行写入操作或者擦除操作时速度变慢，最终导致三维存储器的良率降低。

技术实现思路

[0003]为解决相关技术问题，本技术实施例提出一种半导体掩膜版。
[0004]本技术实施例提供的一种半导体掩膜版，包括：第一区域和多个第二区域；其中，
[0005]所述第一区域位于所述多个第二区域的周围；所述多个第二区域覆盖的半导体结构通过刻蚀工艺被去除，以形成三维存储器的GLS；
[0006]所述第二区域包括中央区域和设置于所述中央区域两端的端部区域；所述端部区域的宽度小于所述中央区域的宽度。
[0007]上述方案中，所述中央区域的形状包括长条状；所述端部区域包含至少一个向所述中央区域方向陷入的凹陷。
[0008]上述方案中，所述凹陷的数量包括一个。
[0009]上述方案中，所述端部区域的第一边缘与所述中央区域的第二边缘齐平；其中，所述第一边缘包括所述端部区域中围绕所述凹陷的部分与第一方向平行且与所述第一区域接触的边线；所述第二边缘包括所述中央区域与第一方向平行且与所述第一区域接触的边线；所述第一方向与所述第二区域延伸的方向平行。
[0010]上述方案中，所述端部区域的第一边缘相较于所述中央区域的第二边缘向内缩小；其中，所述第一边缘包括所述端部区域中围绕所述凹陷的部分与第一方向平行且与所述第一区域接触的边线；所述第二边缘包括所述中央区域与第一方向平行且与所述第一区域接触的边线；所述第一方向与所述第二区域延伸的方向平行。
[0011]上述方案中，所述凹陷的底部延伸至所述中央区域。
[0012]上述方案中，所述凹陷的底部未延伸至所述中央区域。
[0013]上述方案中，所述端部区域包括第一子区域和第二子区域；其中，
[0014]所述第一子区域用于连接所述第二子区域和所述中央区域；
[0015]所述第二子区域为包括所述凹陷的区域。
[0016]上述方案中，所述第一子区域的第一子边缘相较于所述第二子区域的第二子边缘向内缩小；其中，所述第一子边缘包括所述第一子区域在第一方向上与所述第一区域接触的两条边线；所述第二子边缘包括所述第二子区域在第一方向上与所述第一区域接触的两条边线。
[0017]上述方案中，所述端部区域在第一方向上的中心轴线与所述中央区域在第一方向上的中心轴线重叠；所述第一方向与所述第二区域延伸的方向平行。
[0018]本技术实施例提供了一种半导体掩膜版，包括：第一区域和多个第二区域；其中，所述第一区域位于所述多个第二区域的周围；所述多个第二区域覆盖的半导体结构通过刻蚀工艺被去除，以形成三维存储器的GLS；所述第二区域包括中央区域和设置于所述中央区域两端的端部区域；所述端部区域的宽度小于所述中央区域的宽度。本技术实施例中，将用于形成三维存储器的GLS的掩膜版中用于刻蚀对应区域的图案设计为：端部区域的宽度小于所述中央区域的宽度，以将GLS的端部区域沿与所述第二区域延伸的方向垂直方向的目标刻蚀尺寸相对中央区域沿与所述第二区域延伸的方向垂直方向的目标刻蚀尺寸进行了缩减，从而能够改善GLS的大头现象，也就增大了三维存储器中GLS与CH之间的距离，进而提高了三维存储器的写入操作速度或者擦除操作速度，最终提高了三维存储器的良率。
附图说明
[0019]图1a为本技术提供的相关技术中半导体掩膜版的结构示意图；
[0020]图1b为本技术提供的相关技术中半导体掩膜版的结构示意放大图；
[0021]图1c为本技术提供的相关技术中经刻蚀后GLS的示例图；
[0022]图1d为本技术提供的相关技术中经刻蚀后GLS出现的大头现象示意图；
[0023]图2为本技术实施例提供的半导体掩膜版的组成结构示意图；
[0024]图3为本技术实施例提供的半导体掩膜版的第二区域的局部图形示意图一；
[0025]图4为本技术实施例提供的半导体掩膜版的第二区域的局部图形示意图二；
[0026]图5a为本技术实施例提供的半导体掩膜版的第二区域的局部图形示意图三；
[0027]图5b为本技术实施例提供的半导体掩膜版的第二区域的局部图形示意图四；
[0028]图6为本技术实施例提供的半导体掩膜版的第二区域的局部图形示意图五；
[0029]图7为本技术实施例提供的半导体掩膜版的第二区域的局部图形示意图六。
具体实施方式
[0030]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对技术的具体技术方案做进一步详细描述。
[0031]相关技术中，三维存储器的GLS采用掩膜版的转印、显影后刻蚀而成，主要采用干法刻蚀工艺，常用到的掩膜版图形为“H”型桥状结构图形，如图1a所示，在该掩膜版图形中，包括遮挡区域和多个刻蚀区域，遮挡区域用于遮盖硅片上不需要进行刻蚀的区域，多个刻蚀区域用于确定硅片上的需要被刻蚀的区域；掩膜版上的每一个刻蚀区域均对应一个需要被刻蚀成GLS的区域，这样，采用等离子体对刻蚀区域对应的原有器件结构和材料进行干法刻蚀，即可形成GLS，此时，该遮挡区域仍然保留有未被刻蚀工艺去除的原有器件材料和结
构，该原有的器件材料和结构对GLS起支撑作用，避免GLS侧壁出现倾斜问题，以使器件结构更加稳固。
[0032]图1b为图1a对应虚线框中的放大图，如图1b所示，在对掩膜版中的刻蚀区域进行刻蚀后形成GLS，两个GLS之间保持有间隔区域，这样，未被刻蚀的区域(遮挡区域)呈“H”型桥状结构(即H
‑
cut结构)，实际应用中，该“H”型桥状结构区域可以为三维存储器的堆叠结构。
[0033]具体地，在上述形成GLS的干法刻蚀过程中，采用从上至下的刻蚀顺序，用低压等离子体放电以去除掩膜版的刻蚀区域图形里对应的材料，其中，等离子体辉光放电区域中的等离子体电势分布对干法刻蚀能力有很大影响，这是因为轰击被刻蚀表面的颗粒能量的数量与电势分布有关。相关技术中，由于掩膜版的端部区域为矩形形状，该端部区域的周围结构中，三面区域均与硬掩模(英文可以表达为Hard Mask)接触，因此，在刻蚀过程中，形成的副产本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体掩膜版，其特征在于，所述掩膜版包括：第一区域和多个第二区域；其中，所述第一区域位于所述多个第二区域的周围；所述多个第二区域覆盖的半导体结构通过刻蚀工艺被去除，以形成三维存储器的栅极线狭缝；所述第二区域包括中央区域和设置于所述中央区域两端的端部区域；所述端部区域的宽度小于所述中央区域的宽度。2.根据权利要求1所述的掩膜版，其特征在于，所述中央区域的形状包括长条状；所述端部区域包含至少一个向所述中央区域方向陷入的凹陷。3.根据权利要求2所述的掩膜版，其特征在于，所述凹陷的数量包括一个。4.根据权利要求3所述的掩膜版，其特征在于，所述端部区域的第一边缘与所述中央区域的第二边缘齐平；其中，所述第一边缘包括所述端部区域中围绕所述凹陷的部分与第一方向平行且与所述第一区域接触的边线；所述第二边缘包括所述中央区域与第一方向平行且与所述第一区域接触的边线；所述第一方向与所述第二区域延伸的方向平行。5.根据权利要求3所述的掩膜版，其特征在于，所述端部区域的第一边缘相较于所述中央区域的第二边缘向内缩小；其中，所述第一边缘包括所述端部区域中围绕所...

【专利技术属性】
技术研发人员：豆海清，陈韦斌，刘立芃，
申请(专利权)人：长江存储科技有限责任公司，
类型：新型
国别省市：