一种智能型超结MOS器件及其制造方法技术

本发明专利技术涉及智能型超结MOS器件领域，公开了一种智能型超结MOS器件及其制造方法，其技术方案要点是包括集成连接在一个芯片上的主MOS和若干功能MOS，其特征是：所述功能MOS设置在所述主MOS的范围内，所述功能MOS在芯片上的分布包括功能MOS隔离区和功能MOS有源区，所述功能MOS有源区包括若干组相互平行且间隔设置的P型掺杂区柱和N型掺杂区柱，所述功能MOS隔离区包括呈方形围绕在所述功能有源区外围的N型掺杂区柱和均匀点阵呈栅格状分布在N型掺杂区柱内部的P型掺杂区柱，本发明专利技术的智能型超结MOS器件经过工艺高温退火，也仍然可以保证功能MOS有源区的独立性，可以保证超高的隔离电压。压。压。

【技术实现步骤摘要】
一种智能型超结MOS器件及其制造方法


[0001]本专利技术涉及智能型超结MOS器件领域，更具体地说，它涉及一种智能型超结MOS器件及其制造方法。

技术介绍

[0002]智能型超结MOS器件产品是在普通超结产品的基础上，集成了采样MOS、启动MOS、高阻R，或者只集成采样MOS与启动MOS中的一个MOS，普通超结与智能型超结电路示意图对比见图13。可以看到，智能型超结MOS器件产品，在同一颗芯片上，会有2～3个MOS，应用电路要求MOS间功能独立，工作状态下互不影响；
[0003]超结产品是由多组P型掺杂区柱和N型掺杂区柱交替连接构成，因此采样MOS、启动MOS的隔离设计中，P型掺杂区柱和N型掺杂区柱如何排列不仅仅影响到MOS间隔离电压、还会影响管芯的耐压；
[0004]图11和12为现有技术的超结MOS隔离设计，仅将P型掺杂区柱和N型掺杂区柱进行简单的纵横交叉的排布，此种设计可以满足管芯耐压要求，但是MOS间隔离电压只有不到10V，耐压曲线几乎为阻性曲线，经分析，此种设计时，采样MOS、启动MOS的有源区在经过工艺高温退火过程后，与主MOS的有源区是相连的，因此，MOS间并没有真正的隔离，所以隔离电压非常低。

技术实现思路

[0005]本专利技术的目的是提供一种智能型超结MOS器件及其制造方法，经过工艺高温退火，也仍然可以保证功能MOS有源区的独立性，可以保证超高的隔离电压。
[0006]本专利技术的上述技术目的是通过以下技术方案得以实现的：一种智能型超结MOS器件，其特征是：包括集成连接在一个芯片上的主MOS和若干功能MOS，所述功能MOS设置在所述主MOS的范围内，所述功能MOS在芯片上的分布包括功能MOS隔离区和功能MOS有源区，所述功能MOS有源区包括若干组相互平行且间隔设置的P型掺杂区柱和N型掺杂区柱，所述功能MOS隔离区包括呈方形围绕在所述功能有源区外围的N型掺杂区柱和均匀点阵呈栅格状分布在N型掺杂区柱内部的P型掺杂区柱。
[0007]作为本专利技术的一种优选技术方案，所述主MOS在芯片上的分布包括主MOS终端区和设置在所述主MOS终端区内部的主MOS有源区；所述功能MOS设置在所述主MOS有源区的范围内。
[0008]作为本专利技术的一种优选技术方案，所述主MOS终端区和主MOS有源区分别包括若干组相互平行且间隔设置的P型掺杂区柱和N型掺杂区柱。
[0009]作为本专利技术的一种优选技术方案，所述功能MOS之间的工作状态相互独立。
[0010]作为本专利技术的一种优选技术方案，若干功能MOS之间相邻设置。
[0011]作为本专利技术的一种优选技术方案，所述功能MOS包括采样MOS和/或启动MOS。
[0012]一种智能型超结MOS器件的制造方法，包括如下步骤：
[0013]S1、在N型衬底片上生长形成N型掺杂外延层，注入N型掺杂物质，再选择性曝光，注入P型掺杂物质，得到单次外延片；
[0014]S2、重复上述外延生长和注入的步骤，最后一次外延只注入N型掺杂物质，得到多次外延片；
[0015]S3、对多次外延片进行氧化层和氮化层淀积，退火、刻去氧化层和氮化层，形成N型漂移区和P型柱区，得到P/N结构片；
[0016]S4、对P/N结构片进行场氧生长、光刻、场氧刻蚀，得到带有场氧的结构片；
[0017]S5、对场氧结构片进行栅极氧化、淀积多晶并进行掺杂、多晶光刻、多晶刻蚀，形成栅氧化层和多晶层，得到带有栅极的结构片；
[0018]S6、对带有栅极的结构片，选择性曝光后，注入P型掺杂物质，体区退火，形成P型体区，得到P型体区片；
[0019]S7、对P型体区片，进行N+光刻及N+推阱，形成MOS器件的N+源极结构层，得到带有源极结构的结构片；
[0020]S8、对带有源极结构的结构片，生长Spacer氧化层、刻蚀，在多晶侧壁形成Spacer效果，得到带有P+自对准结构的结构片；
[0021]S9、对带有P+自对准结构的结构片，注入P型掺杂物质，得到带有P+结构的结构片；
[0022]S10、对带有P+结构的结构片，淀积介质，形成介质层，并进行光刻、刻蚀，在MOS源区的位置开孔，得到带有通孔的结构片；
[0023]S11、对带有通孔的结构片进行金属沉积并光刻，形成金属层，得到具有金属层的结构片；
[0024]S12、对具有金属层的结构片进行钝化层淀积、光刻、刻蚀，形成栅极和源极的开口区，得到带有钝化层的结构片；
[0025]S13、对带有钝化层的结构片的背面进行减薄和蒸发Ti
‑
Ni
‑
Ag的操作，形成蒸发层，得到智能型超结MOS器件。
[0026]综上所述，本专利技术具有以下有益效果：功能MOS隔离区设计为呈方形围绕在所述功能有源区外围的N型掺杂区柱和均匀点阵呈栅格状分布在N型掺杂区柱内部的P型掺杂区柱，这样的功能MOS隔离区设计即使经过工艺高温退火，也仍然可以保证功能MOS有源区的独立性；这样的设计也能为功能MOS隔离区的呈方形阵列分布的P型掺杂区柱间多引入了一个方向的电荷平衡效应，使得电场分布更加平缓，因此可以保证超高的隔离电压。
附图说明
[0027]图1是本专利技术的智能型超结MOS器件的P型掺杂区柱和N型掺杂区柱分布示意图；
[0028]图2是本专利技术的智能型超结MOS器件的立体截面图；
[0029]图3是本专利技术的智能型超结MOS器件的三种结构样式；
[0030]图4是本专利技术方法的单次外延片示意图；
[0031]图5是本专利技术方法的多次外延片示意图；
[0032]图6是本专利技术方法的P/N结构片示意图；
[0033]图7是本专利技术方法的带有栅极的结构片示意图；
[0034]图8是本专利技术方法的P型体区片片示意图；
[0035]图9是本专利技术方法的带有源极结构的结构片示意图；
[0036]图10是本专利技术方法的具有金属层的结构片示意图；
[0037]图11是现有技术的超结MOS器件的设计图；
[0038]图12是现有技术的超结MOS器件的立体截面图；
[0039]图13是普通超结与智能型超结电路对比示意图。
[0040]图中：1、主MOS有源区；2、主MOS终端区；3、功能MOS有源区；4、功能MOS隔离区；P、P型掺杂区柱；N、N型掺杂区柱。
具体实施方式
[0041]以下结合附图对本专利技术作进一步详细说明。
[0042]本专利技术提供一种智能型超结MOS器件，如图1和2所示，包括集成连接在一个芯片上的主MOS和若干功能MOS，功能MOS包括采样MOS和/或启动MOS。
[0043]主MOS在芯片上的分布包括主MOS终端区2和设置在主MOS终端区2内部的主MOS有源区1；功能MOS设置在主MOS有源区1的范围内，主MOS终端区2和主MOS有源区1分别包括若干组相互平行且间隔设置的P型掺杂区柱和N型掺杂区柱；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种智能型超结MOS器件，包括集成连接在一个芯片上的主MOS和若干功能MOS，其特征是：所述功能MOS设置在所述主MOS的范围内，所述功能MOS在芯片上的分布包括功能MOS隔离区(4)和功能MOS有源区(3)，所述功能MOS有源区(3)包括若干组相互平行且间隔设置的P型掺杂区柱和N型掺杂区柱，所述功能MOS隔离区(4)包括呈方形围绕在所述功能有源区外围的N型掺杂区柱和均匀点阵呈栅格状分布在N型掺杂区柱内部的P型掺杂区柱。2.根据权利要求1所述的一种智能型超结MOS器件，其特征是：所述主MOS在芯片上的分布包括主MOS终端区(2)和设置在所述主MOS终端区(2)内部的主MOS有源区(1)；所述功能MOS设置在所述主MOS有源区(1)的范围内。3.根据权利要求2所述的一种智能型超结MOS器件，其特征是：所述主MOS终端区(2)和主MOS有源区(1)分别包括若干组相互平行且间隔设置的P型掺杂区柱和N型掺杂区柱。4.根据权利要求3所述的一种智能型超结MOS器件，其特征是：所述功能MOS之间的工作状态相互独立。5.根据权利要求4所述的一种智能型超结MOS器件，其特征是：若干功能MOS之间相邻设置。6.根据权利要求5所述的一种智能型超结MOS器件，其特征是：所述功能MOS包括采样MOS和/或启动MOS。7.一种智能型超结MOS器件的制造方法，其特征是：包括如下步骤：S1、在N型衬底片上生长形成N型掺杂外延层，注入N型掺杂物质，再选择性曝光，注入P型掺杂物质，得到单次外延片；...

【专利技术属性】
技术研发人员：翟士杰，何军，胡兴正，薛璐，
申请(专利权)人：滁州华瑞微电子科技有限公司，
类型：发明
国别省市：