一种SiC基MIS器件及其制备方法技术

本发明专利技术涉及一种SiC基MIS器件及其制备方法，方法包括：在蓝宝石衬底上制备氧化镓纳米片；在n型重掺SiC层上生长n型轻掺SiC栅介质层；在所述n型重掺SiC层远离所述n型轻掺SiC栅介质层的一侧制备底栅电极；将所述蓝宝石衬底上的所述氧化镓纳米片转移到所述n型轻掺SiC栅介质层上；在所述氧化镓纳米片的两端分别制备源电极和漏电极；对所述源电极、所述漏电极、所述氧化镓纳米片、所述n型轻掺SiC栅介质层、所述n型重掺SiC层和所述底栅电极进行退火处理，以得到SiC基MIS器件。本发明专利技术制备的SiC基MIS器件具有良好的栅控能力，且散热性能提高，耐压能力增强，且本发明专利技术的制备方法成本低，制备的器件性能优异，对环境友好，可重复性生产。可重复性生产。可重复性生产。

【技术实现步骤摘要】
一种SiC基MIS器件及其制备方法


[0001]本专利技术属于半导体器件
，涉及一种SiC基MIS器件及其制备方法。

技术介绍

[0002]功率半导体器件应用领域十分广泛，在5G通信、智能电网、高速轨道交通、新能源汽车、消费类电子等领域具有广阔的前景。随着传统Si基功率器件逐渐接近其理论极限值，在功率密度的提供上已被挖掘殆尽，以GaN和SiC为代表的第三代宽禁带半导体因其具有更宽带隙、更高击穿场强、更低能量损耗等优势给功率半导体产业重新带来了生机。但SiC和GaN目前也面临着一些问题，如掺杂带隙能量升高时衬底导电性差，单晶制备成本高等。
[0003]近年来，氧化镓成为下一个高功率器件的候选材料，相较于SiC和GaN，它具有更宽的禁带宽度(4.9eV)、更高的击穿场强(8MV/cm)以及更好的Baliga品质因数)，因此基于氧化镓材料的功率器件具有耐高压、低损耗、耐辐射等优点。但氧化镓热导系数较小、散热能力差，这阻碍了功率器件性能的进一步提高。针对这种现状，目前常采用机械剥离单晶获得氧化镓薄层来提高散热能力(参见文献jie su et al.Mechanical and thermodynamic properties of two
‑
dimensional monoclinic Ga2O3[J].Materials&Design,184.)和中国专利CN110112206A。
[0004]但是，机械剥离单晶获得氧化镓薄层的做法依旧存在可重复性差、受单晶中的点缺陷影响等不足。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种SiC基MIS器件及其制备方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0006]本专利技术实施例提供了一种SiC基MIS器件的制备方法，包括以下步骤：
[0007]在蓝宝石衬底上制备氧化镓纳米片；
[0008]在n型重掺SiC层上生长n型轻掺SiC栅介质层；
[0009]在所述n型重掺SiC层远离所述n型轻掺SiC栅介质层的一侧制备底栅电极；
[0010]将所述蓝宝石衬底上的所述氧化镓纳米片转移到所述n型轻掺SiC栅介质层上；
[0011]在所述氧化镓纳米片的两端分别制备源电极和漏电极；
[0012]对所述源电极、所述漏电极、所述氧化镓纳米片、所述n型轻掺SiC栅介质层、所述n型重掺SiC层和所述底栅电极进行退火处理，以得到SiC基MIS器件。
[0013]在本专利技术的一个实施例中，在蓝宝石衬底上制备氧化镓纳米片，包括：
[0014]将氧化镓粉末和碳粉进行配比并均匀混合以制备混合粉末；
[0015]利用化学气相沉积工艺在所述蓝宝石衬底上制备所述氧化镓纳米片。
[0016]在本专利技术的一个实施例中，利用化学气相沉积工艺在所述蓝宝石衬底上制备所述氧化镓纳米片，包括：
[0017]将所述混合粉末放入刚玉舟并置于石英管中，将所述蓝宝石衬底置于气流下游离
所述混合粉末距离5～20cm处，通过化学气相沉积法生长1～3h后得到氧化镓纳米片。
[0018]在本专利技术的一个实施例中，在所述n型重掺SiC层远离所述n型轻掺SiC栅介质层的一侧制备底栅电极，包括：
[0019]采用电子束蒸发法在所述n型重掺SiC层远离所述n型轻掺SiC栅介质层的一侧沉积底栅电极。
[0020]在本专利技术的一个实施例中，将所述蓝宝石衬底上的所述氧化镓纳米片转移到所述n型轻掺SiC栅介质层上，包括：
[0021]利用干法转移或湿法转移法将所述氧化镓纳米片从所述蓝宝石衬底上剥离并转移到所述n型轻掺SiC栅介质层上。
[0022]在本专利技术的一个实施例中，在所述氧化镓纳米片的两端分别制备源电极和漏电极，包括：
[0023]采用光刻工艺制备出电极图案；
[0024]采用电子束蒸发法在所述氧化镓纳米片的两端分别沉积所述源电极和所述漏电极。
[0025]在本专利技术的一个实施例中，所述氧化镓纳米片的厚度为50～200nm。
[0026]在本专利技术的一个实施例中，所述n型重掺SiC层的厚度为200～400μm，所述n型轻掺SiC栅介质层的厚度为5～20μm。
[0027]在本专利技术的一个实施例中，所述n型重掺SiC层的掺杂浓度为1
×
10
19
～5
×
10
20
cm
‑3，所述n型轻掺SiC栅介质层的掺杂浓度为1
×
10
15
～9
×
10
15
cm
‑3。
[0028]本专利技术的另一个实施例提供的一种SiC基MIS器件，利用上述任一项实施例所述的制备方法制备形成，所述SiC基MIS器件包括：
[0029]n型重掺SiC层；
[0030]n型轻掺SiC栅介质层，位于所述n型重掺SiC层之上；
[0031]氧化镓纳米片，位于所述n型轻掺SiC栅介质层之上；
[0032]源电极和漏电极，分别位于所述氧化镓纳米片的两端；
[0033]底栅电极，位于所述n型重掺SiC层远离所述n型轻掺SiC栅介质层的一侧。
[0034]与现有技术相比，本专利技术的有益效果：
[0035]本专利技术的氧化镓作为沟道层材料，可以通过简单的化学气相沉积法便可简单直接地获得，且本专利技术生长出的氧化镓纳米片的结晶质量高，制备的SiC基MIS器件具有良好的栅控能力，且散热性能提高，耐压能力增强，且本专利技术的制备方法成本低，制备的器件性能优异，对环境友好，可重复性生产。
[0036]本专利技术中的氧化镓沟道层和SiC栅介质层之间通过范德瓦尔斯结形成良好接触，解决了两者间常见的对晶格匹配的要求。
[0037]本专利技术的n型轻掺SiC栅介质层与二氧化硅栅介质层相比，与n型重掺SiC层的晶格匹配度高，而且微米级厚度的n型轻掺SiC栅介质层可以大大改善耐击穿电压的能力，还能缓解电场过度集中在栅介质层，以及便于氧化镓沟道层的散热，所以可以提高SiC基MIS器件的抗击穿能力、可靠性和稳定性。
[0038]通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考
附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
[0039]图1为本专利技术实施例提供的一种SiC基MIS器件的制备方法的流程示意图；
[0040]图2为本专利技术实施例提供的一种SiC基MIS器件的结构示意图；
[0041]图3为本专利技术实施例提供的一种氧化镓纳米片的电镜图；
[0042]图4为本专利技术实施例提供的一种氧化镓纳米片的XRD衍射图。
[0043]附图标记：
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SiC基MIS器件的制备方法，其特征在于，包括以下步骤：在蓝宝石衬底上制备氧化镓纳米片；在n型重掺SiC层上生长n型轻掺SiC栅介质层；在所述n型重掺SiC层远离所述n型轻掺SiC栅介质层的一侧制备底栅电极；将所述蓝宝石衬底上的所述氧化镓纳米片转移到所述n型轻掺SiC栅介质层上；在所述氧化镓纳米片的两端分别制备源电极和漏电极；对所述源电极、所述漏电极、所述氧化镓纳米片、所述n型轻掺SiC栅介质层、所述n型重掺SiC层和所述底栅电极进行退火处理，以得到SiC基MIS器件。2.根据权利要求1所述的SiC基MIS器件的制备方法，其特征在于，在蓝宝石衬底上制备氧化镓纳米片，包括：将氧化镓粉末和碳粉进行配比并均匀混合以制备混合粉末；利用化学气相沉积工艺在所述蓝宝石衬底上制备所述氧化镓纳米片。3.根据权利要求2所述的SiC基MIS器件的制备方法，其特征在于，利用化学气相沉积工艺在所述蓝宝石衬底上制备所述氧化镓纳米片，包括：将所述混合粉末放入刚玉舟并置于石英管中，将所述蓝宝石衬底置于气流下游离所述混合粉末距离5～20cm处，通过化学气相沉积法生长1～3h后得到氧化镓纳米片。4.根据权利要求1所述的SiC基MIS器件的制备方法，其特征在于，在所述n型重掺SiC层远离所述n型轻掺SiC栅介质层的一侧制备底栅电极，包括：采用电子束蒸发法在所述n型重掺SiC层远离所述n型轻掺SiC栅介质层的一侧沉积底栅电极。5.根据权利要求1所述的SiC基MIS器件的制备方法，其特征在于，将所述蓝宝石衬底上的所述氧化镓纳米片转移到所述n型轻掺SiC栅介质层上，包括：利用干法转移或湿法转移法将所述氧化镓纳米片从所述蓝...

【专利技术属性】
技术研发人员：李京波，赵艳，汪争，郑涛，朱广虎，唐猛，李伟，
申请(专利权)人：浙江芯国半导体有限公司，
类型：发明
国别省市：