半导体基板结构及其形成方法技术

本发明专利技术公开了一种半导体基板结构及其形成方法。半导体基板结构包括：载板；多个导电柱，穿过载板；线路层，设置于载板的相对侧上，线路层中的线路与多个导电柱连接以形成第一导电路径和第二导电路径；其中，第一导电路径和第二导电路径分别相对于相同的中心线对称设置。设置。设置。

【技术实现步骤摘要】
半导体基板结构及其形成方法


[0001]本专利技术涉及半导体
，具体来说，涉及一种半导体基板结构及其形成方法。

技术介绍

[0002]随着封装技术的演进，各式各样的封装结构亦推陈出新，整体封装尺寸也越来越小。另外，随着功能也越来越多，对被动元件的需求亦越来越高。传统被动元件大多是贴片在基板表面，电性表现比较不好。因此业界开始内埋被动元件，以改善电性问题。但内埋被动元件需要在基板中挖出空腔、将被动元件放置在空腔中、再填充空腔等多道制程，亦伴随良率与其他问题，故如何有效整合基板与被动元件便显重要。
[0003]以电感为例，先前技术将线圈设置在基板各层线路上，但是这种做法的空间利用率有限。在一些情况下，基板尺寸是依照整体封装所需设计出来，尺寸无法变更，若在基板中内埋大电感值的电感器则会有厚度过厚的问题。增加电感值有两种方法，一种是增加电感数量、另一种选用厚度大的大电感。而无论选用哪一种，在限制基板大小及厚度情况下都无法满足需求。

技术实现思路

[0004]针对相关技术中的问题，本专利技术提出一种半导体基板结构及其形成方法。
[0005]本专利技术的技术方案是这样实现的：
[0006]根据本专利技术的一个方面，提供了一种半导体基板结构，包括：载板；多个导电柱，穿过载板；线路层，设置于载板的相对侧上，线路层中的线路与多个导电柱连接以形成第一导电路径和第二导电路径。其中，第一导电路径和第二导电路径分别相对于相同的中心线对称设置。
[0007]在上述半导体基板结构中，第一导电路径包覆第二导电路径。
[0008]在上述半导体基板结构中，第一导电路径的长度大于第二导电路径的长度。
[0009]在上述半导体基板结构中，还包括：保护层，设置于线路层上，第二导电路径包括由保护层暴露的第二焊盘。
[0010]在上述半导体基板结构中，第一导电路径和第二导电路径对应的电感线圈具有不同的电感值。
[0011]在上述半导体基板结构中，第一导电路径包括第一焊盘，连接于第一焊盘下方的导电柱穿过第二导电路径。
[0012]在上述半导体基板结构中，第一焊盘和导电柱之间设置有通孔。
[0013]在上述半导体基板结构中，线路层中的线路与多个导电柱连接还形成第三导电路径。其中，第三导电路径相对于中心线对称设置，第三导电路径包覆第一导电路径。
[0014]在上述半导体基板结构中，第一线路层不连接第二线路层。
[0015]根据本专利技术的另一个方面，还提供了一种形成半导体基板结构的方法，包括：提供载板并形成穿过载板的多个导电柱；在载板上形成连接多个导电柱的第一线路层；在第一
线路层上形成连接多个导电柱的第二线路层；在第二线路层上形成保护层；在保护层上形成第一焊盘和第二焊盘分别连接第一线路层和第二线路层。其中，第一线路层不连接第二线路层。
附图说明
[0016]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1是根据本专利技术的实施例提供了半导体基板结构的示意图。
[0018]图2A是根据本专利技术实施例的半导体基板结构的俯视示意图。
[0019]图2B是根据本专利技术实施例的第一和第二导电路径中的任意一个的立体示意图。
[0020]图2C是根据本专利技术实施例的多个导电路径的组合的立体示意图。
[0021]图3是对第一、第二和第三导电路径所形成电感器进行串联或并联的多个实施例的连接方式的示意图。
[0022]图4A至图4E是根据本专利技术实施例的形成半导体基板结构的方法的各个阶段的示意图。
具体实施方式
[0023]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本专利技术保护的范围。
[0024]根据本专利技术的实施例提供了一种半导体基板结构。如图1所示，半导体基板结构100包括载板110。本专利技术对载板110的材料没有限制，可以是半导体基板的核心层(core)材料、电容材料、磁性材料等。还设置有穿过所述载板110的多个导电柱112。线路层120设置于所述载板110的相对侧上。所述线路层120中的线路125与所述多个导电柱112连接以形成第一导电路径151和第二导电路径152。线路135可以包括位于邻近载板的第一层线路121和位于第一层线路121上方的第二层线路122。并且，第一导电路径151可以通过导电柱112与第一层线路121的连接来形成。
[0025]第二导电路径152可以通过导电柱112与第二层线路122的连接来形成。
[0026]图2A是根据本专利技术实施例的半导体基板结构的俯视示意图。图2B是根据本专利技术实施例的第一和第二导电路径中的任意一个的立体示意图。图2C是根据本专利技术实施例的多个导电路径的组合的立体示意图。结合图2A至图2C所示，所述第一导电路径151和所述第二导电路径152分别相对于相同的中心线115对称设置。在一些实施例中，第一导电路径151和第二导电路径152是以载板110在横向方向上延伸的中心线115对称设置。在一些实施例中，所述第一导电路径151和所述第二导电路径152均为电感线圈。
[0027]本专利技术采用利用导电柱112搭配基板结构内线路125的第一层线路121，组合形成第一层3D电感器(由第二导电路径152形成)；本专利技术又利用基板中例如通过通孔与导电柱
112连接搭配第二层线路122的重新设计，形成第二层的3D电感器(由第一导电路径151形成)。本专利技术只需变更原本简单的线路设计，增加形成电感器的导电路径，即可完成，既不用增加而外的制程和成本。本专利技术的多个电感器以该基板中心线配置，具高度对称性，可达到有效抑制翘曲(warpage)的效果。
[0028]此外，所述线路层120中的线路125与所述多个导电柱112连接还形成第三导电路径153。所述第三导电路径153与第一和第二导电路径151、152相对于相同的所述中心线115对称设置。根据需要，借由本专利技术的设计思想，可以依线路层120中的线路所在层的顺序形成多于两个(例如三个或更多个)3D电感器。
[0029]在示出的实施例中，所述第一导电路径151包覆所述第二导电路径152。所述第一导电路径151的长度可以大于所述第二导电路径152的长度。所述第三导电路径153包覆所述第一导电路径151。所述第三导电路径153的长度可以大于所述第一导电路径151的长度。所述第一导电路径151、第二导电路径152和第三导电路径153对应的电感线圈具有不同的电感值。也就是说，本专利技术的3D电感器会随着线路的所处层的上升而增加长度及导电路径所形成环路的大小，因此可以利用3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体基板结构，包括：载板；多个导电柱，穿过所述载板；线路层，设置于所述载板的相对侧上，所述线路层中的线路与所述多个导电柱连接以形成第一导电路径和第二导电路径；其中，所述第一导电路径和所述第二导电路径分别相对于相同的中心线对称设置。2.根据权利要求1所述的半导体基板结构，其特征在于，所述第一导电路径包覆所述第二导电路径。3.根据权利要求1所述的半导体基板结构，其特征在于，所述第一导电路径的长度大于所述第二导电路径的长度。4.根据权利要求1所述的半导体基板结构，其特征在于，还包括：保护层，设置于所述线路层上，所述第二导电路径包括由保护层暴露的第二焊盘。5.根据权利要求1所述的半导体基板结构，其特征在于，所述第一导电路径和所述第二导电路径对应的电感线圈具有不同的电感值。6.根据权利要求1所述的半导体基板结构，其特征在于，所述第一导电路径包括第一焊盘，连接...

【专利技术属性】
技术研发人员：黄文宏，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：