存储器系统及其操作方法技术方案

一种存储器器件，包括：存储器器件，配置为存储要写入存储器器件的数据位；以及存储器控制器。存储器控制器包括：耦合到存储器器件的第一级错误校正码(ECC)电路，其中，第一级ECC电路配置为基于第一错误检测方案来生成对应于数据位的第一多个第一级校验位；以及耦合到存储器器件的第二级ECC电路，其中第二级ECC电路配置为基于第一错误校正方案生成与数据位和第一多个第一级校验位两者相对应的第二多个第二级校验位。本发明专利技术的实施例还涉及存储器系统及其操作方法。系统及其操作方法。系统及其操作方法。

【技术实现步骤摘要】
存储器系统及其操作方法


[0001]本专利技术的实施例涉及存储器系统及其操作方法。

技术介绍

[0002]存储器被广泛用于将信息(数据和程序二者)存储于数字系统。在系统操作过程中，出于各种原因，存储于存储器中的信息(位)可能被损坏。导致损坏的一个可能的原因是由于存储器内部和存储器外部的环境事件。一个此类外部事件为粒子轰击。除了环境事件，还有其他原因导致位的损坏(故障)。当位被损坏时，存储的信息丢失导致系统故障或数据丢失。因此，保护存储器内容的完整性很重要。已使用各种手段来保护存储器内容免遭损坏。错误校正码(ECC)具有以下优点：能够检测码字(数据位和校验位二者)中的错误并且还能够校正错误。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种操作耦合到存储器器件的存储器控制器的方法，包括：基于第一错误检测方案生成与要写入存储器器件的数据位对应的第一多个第一级校验位；以及基于第一错误校正方案生成与数据位和第一多个第一级校验位两者对应的第二多个第二级校验位。
[0004]根据本专利技术实施例的另一个方面，提供了一种存储器系统，包括：存储器器件，配置为存储要写入存储器器件的数据位；以及存储器控制器，存储器控制器包括：第一级错误校正码电路，耦合到存储器器件，其中，第一级错误校正码电路具有第一错误检测方案并且配置为基于数据位和第一错误检测方案生成第一多个第一级校验位，第一多个第一级校验位用于第一级错误检测；以及第二级错误校正码电路，耦合到存储器器件，其中，第二级错误校正码电路具有第一错误校正方案并且配置为基于数据位、第一多个第一级校验位以及第一错误校正方案来生成第二多个第二级校验位，第二多个第二级校验位用于第二级错误校正。
[0005]根据本专利技术实施例的又一个方面，提供了一种在第一级错误校正码和第二级错误校正码之间共享校验位的方法，包括：生成与第一级错误校正码中的第一错误检测方案相关联的第一级奇偶校验矩阵；将第一级奇偶校验矩阵变换成第一级奇偶校验矩阵的系统形式；生成与第二级错误校正码中的第一错误校正方案相关联的第二级奇偶校验矩阵；将第二级奇偶校验矩阵变换成第二级奇偶校验矩阵的系统形式；对从第一级奇偶校验矩阵的系统形式中能够导出的第二级奇偶校验矩阵的系统形式的行进行标识；以及对于与第一级奇偶校验矩阵的系统形式的所有行和不能从第一级奇偶校验矩阵的系统形式中导出的第二级奇偶校验矩阵的系统形式的行相关联的校验位进行存储。
附图说明
[0006]当与附图一起阅读时，根据以下详细描述可以最好地理解本专利技术的各方面。应该
注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。另外，附图是说明性的，作为本专利技术的实施例的实例，并且不意图是限制性的。
[0007]图1是一般示出了根据一些实施例的一个示例性装置的框图。
[0008]图2是示出了根据一些实施例的具有两级ECC的存储器控制器的示例性写入操作的示意图。
[0009]图3是示出了根据一些实施例的具有两级ECC的存储器控制器的示例性读取操作的示意图。
[0010]图4A是示出了根据一些实施例的示例性存储器阵列的示意图。
[0011]图4B是示出了根据一些实施例的两个示例性存储器阵列的示意图。
[0012]图5是示出了根据一些实施例的在第一级ECC和第二级ECC之间共享校验位的数据位和校验位的示意图。
[0013]图6A是示出了根据一些实施例的一种在第一级ECC和第二级ECC之间共享校验位的方法的流程图。
[0014]图6B是示出了根据一些实施例的图6A的步骤606的具体步骤的流程图。
具体实施方式
[0015]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或示例。以下将描述元件和布置的具体示例，以简化本专利技术。当然，这些仅仅是示例，并不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个示例中重复参考数字和/或字符。这种重复是出于简明和清楚的目的，并且其本身不指示所论述的各个实施例和/或配置之间的关系。
[0016]此外，为了便于描述，本文中可使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间关系术语来描述如图所示的一个元件或部件与另一元件或部件的关系。空间相对术语旨在涵盖除附图所示的方向之外的使用或操作中的器件的不同方向。装置可以以其他方式进行定向(旋转90度或者处于其他方向)，而其中所使用的空间相关描述符可做相应解释。
[0017]存储器器件用于将信息存储于半导体器件和系统中。流行的动态随机存取存储器(DRAM)单元包括开关和电容器。当切断电源时，DRAM不保留数据。非易失存储器器件甚至在切断电源后也能保留数据。非易失存储器器件的示例包括闪存、磁随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、可变电阻式随机存取存储器(RRAM)和相变随机存取存储器(PRAM)。MRAM、FRAM、RRAM和PRAM有时被称为“新兴存储器”。MRAM使用磁隧道结处的磁化方向的变化来存储数据。FRAM使用铁电性的极化特性来存储数据。RRAM使用电阻材料层的电阻的变化来存储数据。PRAM使用特定材料相变引起的电阻变化来存储数据。
[0018]存储器通常被布置于2维阵列中。存储器阵列可以是其本身的器件或者被嵌入到另一个器件中，并且也能够包括很多存储器位单元。每个存储器位单元通常能够存储信息的一个位。存储器宏可以包括位单元的一个或多个阵列和其他逻辑电路，诸如，驱动器、缓
冲器、时钟扇出电路、错误校正码(ECC)电路和其他外围电路。
[0019]可以由干扰错误、辐射效应、热效应或其他方面导致数据错误，诸如，对于器件来说不是永久的或者不是物理损坏代表的软错误。此类错误可以是确定性的或者可以是由随机过程产生的。包括软错误的数据错误率可能需要使用内置于存储器器件芯片中的错误校正码(ECC)方案。ECC可以用于检测和校正存储于存储器中的位错误。通过生成ECC校验位，例如，冗余位或奇偶位，ECC编码数据，ECC校验位，例如，冗余位或奇偶位，与数据一起被存储于存储器器件中。数据位和校验(例如，奇偶)位一起形成码字。例如，生成对应于64个数据位的8个奇偶位的ECC通常能够检测两个位错误并且校正64个数据位中的一个位错误，被称为DED/SEC码，意为双错误检测(DED)和单错误校正(SEC)。
[0020]可能需要额外存储器空间以存储与ECC一起使用的校验位。因此，可能需要一个或多个额外存储器器件(例如，一个或多个额外芯片)以存储校验位来提供能力。在一些存储器阵列中，额外列可以被增加至存储器阵列以存储校验位。包括在存储器阵列的一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种操作耦合到存储器器件的存储器控制器的方法，包括：基于第一错误检测方案生成与要写入所述存储器器件的数据位对应的第一多个第一级校验位；以及基于第一错误校正方案生成与所述数据位和所述第一多个第一级校验位两者对应的第二多个第二级校验位。2.根据权利要求1所述的方法，还包括：将所述数据位存储在所述存储器器件中。3.根据权利要求2所述的方法，还包括：将所述第一多个第一级校验位和所述第二多个第二级校验位存储在所述存储器器件中。4.根据权利要求3所述的方法，还包括：读取存储的所述数据位；读取所述第一多个第一级校验位；以及基于存储的所述数据位和所述第一多个第一级校验位来计算第一多个校正子。5.根据权利要求4所述的方法，还包括：如果所述第一多个校正子中的任一个不等于零，则基于存储的所述数据位、所述第一多个第一级校验位以及所述第二多个第二级校验位，通过使用所述第一错误校正方案来校正存储的所述数据位。6.根据权利要求1所述的方法，还包括：基于所述第一多个第一级校验位和所述第二多个第二级校验位来生成第三多个第二级校验位。7.一种存储器系统，包括：存储器器件，配置为存储要写入所述存储器器件的数据位；以及存储器控制器，所述存储器控制器包括：第一级错误校正码电路，耦合到所述存储器器件，其中，所述第一级错误校正码电路具有第一错误检测方案并且配置为基于所述数据位和所述第一错误检测方案生...

【专利技术属性】
技术研发人员：吕士濂，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：