一种晶圆级封装方法及其封装结构技术

本发明专利技术提供一种晶圆级封装方法及其封装结构包括：提供器件晶圆，器件晶圆中形成有多个第一芯片；提供多个第二芯片，将多个第二芯片键合于临时衬底上；在第一芯片上形成第一环形电连接结构，并在第二芯片上形成第二环形电连接结构；将第一芯片和第二芯片相对设置并将第一环形电连接结构和第二环形电连接结构键合在一起，以将第一芯片和第二芯片电连接；其中，第一芯片、第一环形电连接结构、第二环形电连接结构和第二芯片围成空腔；去除临时衬底；在多个第二芯片以及第二芯片露出的第一环形电连接结构、第二环形电连接结构和器件晶圆上形成覆盖封装层简化了封装工艺。在原适应的封装场合中增加了可用于具有空腔结构的封装场合，提高了其利用率。提高了其利用率。提高了其利用率。

【技术实现步骤摘要】
一种晶圆级封装方法及其封装结构


[0001]本专利技术涉及半导体
，尤其涉及一种晶圆级封装方法及其封装结构。

技术介绍

[0002]随着大规模集成电路的不断发展，集成电路(IC)的特征尺寸一直在不断减小。因此，对IC的封装技术的需求增加。当前的封装技术包括球栅阵列(BGA)封装，芯片级封装(CSP)，晶圆级封装(WLP)，三维(3D)封装和系统级封装(SiP)等。
[0003]对于具有较低制造成本和较高可靠性，速度和密度的IC封装，先进的封装方法主要采用晶片级系统级封装(WLSiP)。与传统的系统级封装(SiP)相比，WLSiP封装方法完成了晶圆上的封装集成过程，从而显著减小了封装结构的面积，降低了制造成本，优化了电子性能，并进行了批处理等。因此，设备需求大大降低了。
[0004]WLSiP封装方法主要包括两个重要过程:物理连接和电气连接。这些方法包括，例如，使用键合工艺将要集成到晶片上的芯片物理键合；使用电镀工艺电连接半导体；并使用硅穿孔(TSV)工艺将芯片与外部电路电连接。当前的WLSiP封装方法需要进一步简化和改进。

技术实现思路

[0005]本专利技术的目的在于提供一种晶圆级封装方法及其封装结构，将带有第二环形电连接结构的第二芯片倒装在带有第一环形电连接结构的第一芯片上，简化了封装结构，降低了工艺复杂度，且第一环形电连接结构、第二环形电连接结构通过采用环形的特殊结构并与第一芯片和第二芯片形成空腔，提高了此晶圆级封装方法及其封装结构的应用场合，提高了利用率，同时满足了需要空腔的晶圆封装结构。
[0006]为了实现上述目的，本专利技术提供一种晶圆级封装方法，包括：提供器件晶圆，所述器件晶圆中形成有多个第一芯片；
[0007]提供多个第二芯片，将多个所述第二芯片键合于临时衬底上；
[0008]在所述第一芯片上形成第一环形电连接结构，并在所述第二芯片上形成第二环形电连接结构；
[0009]将所述第一芯片和所述第二芯片相对设置并将所述第一环形电连接结构和所述第二环形电连接结构键合在一起，以将所述第一芯片和所述第二芯片电连接；其中，所述第一芯片、所述第一环形电连接结构、所述第二环形电连接结构和所述第二芯片围成空腔；
[0010]去除所述临时衬底；
[0011]在多个所述第二芯片以及所述第二芯片露出的所述第一环形电连接结构、所述第二环形电连接结构和所述器件晶圆上形成覆盖封装层。
[0012]本专利技术还提供一种晶圆级封装结构，包括：器件晶圆，所述器件晶圆上形成有多个第一芯片，在所述第一芯片上形成有第一环形电连接结构；
[0013]多个第二芯片，所述第二芯片位于所述第一芯片的上方，在所述第二芯片靠近所
述第一芯片的一侧形成有第二环形电连接结构；
[0014]所述第一环形电连接结构远离所述第一芯片的一侧表面与所述第二环形电连接结构远离所述第二芯片的一侧表面键合，所述第一环形电连接结构和所述第二环形电连接结构用于所述第一芯片和所述第二芯片电连接，所述第一芯片、所述第一环形电连接结构、所述第二环形电连接结构和所述第二芯片围成空腔；
[0015]封装层，包覆多个所述第二芯片、多个所述第一环形电连接结构、多个所述第二环形电连接结构和器件晶圆。
[0016]本专利技术的有益效果在于：
[0017]通过在第一芯片上形成第一环形电连接结构，在第二芯片上形成第二电连接结构，再将第二芯片倒置与第一芯片键合，通过第一环形电连接机构和第二环形电连接结构实现了第一芯片和第二芯片的电连接，有利于增加第一芯片和第二芯片的导电性能，且简化了晶圆级封装结构，降低了工艺的复杂程度。
[0018]进一步地第一环形电连接结构和第二环形电连接结构采用特定的环形结构，使得第一环形电连接结构、第二环形电连接结构、第一芯片和第二芯片共同围成了一个空腔，这种晶圆封装结构提高了其利用率，且能在更多的封装场合使用，增加了需要空腔的芯片类型的适用场合，使其更具有灵活性。
附图说明
[0019]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为本专利技术所提供的封装结构示意图；
[0021]图2
‑
图9是本专利技术晶圆封装方法实施例中各步骤对应的结构示意图。
[0022]附图标记：
[0023]100、晶圆；200、第一芯片；201、第一环形导电层；300、第二芯片；301、第二环形导电层；400、环形金属层；500、封装层；600、临时衬底；700、粘合层；800、通孔互连结构；900、空腔。
具体实施方式
[0024]以下结合附图和具体实施例对本专利技术的晶圆级封装方法及其封装结构作进一步详细说明。根据下面的说明和附图，本专利技术的优点和特征将更清楚，然而，需说明的是，本专利技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0025]在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本专利技术实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必
须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
[0026]目前对于具有较低制造成本和较高可靠性，速度和密度的IC封装，先进的封装方法主要采用晶片级系统级封装(WLSiP)。与传统的系统级封装(SiP)相比，WLSiP封装方法完成了晶圆上的封装集成过程，但其封装的方法和结构都较为复杂，且不适用于多种封装场景。
[0027]为了解决上述问题，提供以下技术方案：
[0028]实施例1
[0029]本专利技术提供一种晶圆100级封装方法，如图2
‑
图9所示，包括以下步骤：
[0030]S01：提供器件晶圆，器件晶圆中形成有多个第一芯片；
[0031]S02：提供多个第二芯片，将多个第二芯片键合于临时衬底上；
[0032]S03：在第一芯片上形成第一环形电连接结构；
[0033]S04：在第二芯片上形成第二环形电连接结构；
[0034]S05：将第一芯片和第二芯片相对设置并将第一环形电连接结构和第二环形电连接结构键合在一起，以将第一芯片和第二芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级封装方法，其特征在于，包括：提供器件晶圆，所述器件晶圆中形成有多个第一芯片；提供多个第二芯片，将多个所述第二芯片键合于临时衬底上；在所述第一芯片上形成第一环形电连接结构，并在所述第二芯片上形成第二环形电连接结构；将所述第一芯片和所述第二芯片相对设置并将所述第一环形电连接结构和所述第二环形电连接结构键合在一起，以将所述第一芯片和所述第二芯片电连接；其中，所述第一芯片、所述第一环形电连接结构、所述第二环形电连接结构和所述第二芯片围成空腔；去除所述临时衬底；在多个所述第二芯片以及所述第二芯片露出的所述第一环形电连接结构、所述第二环形电连接结构和所述器件晶圆上形成覆盖封装层。2.如权利要求1所述的晶圆级封装方法，其特征在于，在所述第一芯片上形成第一环形电连接结构，并在所述第二芯片上形成第二环形电连接结构，包括：在所述第一芯片上形成第一环形导电层，并在所述第一环形导电层上形成环形金属层，所述第一环形导电层和所述环形金属层作为所述第一环形电连接结构，并在所述第二芯片上形成第二环形导电层作为所述第二环形电连接结构。3.如权利要求2所述的晶圆级封装方法，其特征在于，将所述第一环形电连接结构和所述第二环形电连接结构键合在一起，包括：将所述环形第二导电层键合在所述环形金属层上。4.如权利要求1所述的晶圆级封装方法，其特征在于，在所述芯片上形成第一环形电连接结构，并在所述第二芯片上形成第二环形电连接结构，包括：在所述第一芯片上形成第一环形导电层作为第一环形电连接结构，在所述第二芯片上形成第二环形导电层，并在所述第二环形导电层上形成环形金属层，所述第二环形导电层和所述环形金属层作为第二环形电连接结构。5.如权利要求4所述的晶圆级封装方法，其特征在于，将所述第一环形电连接结构和所述第二环形电连接结构键合在一起，包括：将所述环形金属层键合在所述第一环形导电层上。6.如权利要求1所述的晶圆级封装方法，其特征在于，在所述第一芯片上形成第一环形电连接结构，并在所述第二芯片上形成第二环形电连接结构，包括：在所述第一芯片上形成第一环形导电层作为第一环形电连接结构，在所述第二芯片上形成第二环形导电层作为所述第二环形电连接结构。7.如权利要求6所述的晶圆级封装方法，其特征在于，将所述第一环形电连接结构和所述第二环形电连接结构键合在一起，包括：将所述第二环形导电层键合于所述第一环形导电层上。8.如权利要求2
‑
7任意一项所述晶圆级封装方法，其特征在于，所述第一环形导电层和所述第二环形导电层采用沉积和刻蚀工艺形成。9.如权利要求2或4所述的晶圆级...

【专利技术属性】
技术研发人员：蔺光磊，
申请(专利权)人：芯知微上海电子科技有限公司，
类型：发明
国别省市：