一种硅光子芯片光耦合结构加工方法及结构技术

本申请公开了一种硅光子芯片光耦合结构加工方法及结构，该方法包括：将第一SOI晶圆的器件层刻去一部分，第一SOI晶圆的器件层被刻去的部分露出埋氧层，第一SOI晶圆的器件层保留的部分至少包括：垂直锥波导；对第一SOI晶圆的器件层刻去的部分进行填充；对填充后的第一SOI晶圆的器件层进行抛光露出垂直锥波导的上表面；将第一SOI晶圆的器件层的上表面与第二SOI晶圆的器件层的上表面键合在一起，从第二SOI晶圆的埋氧层处剥离出第二SOI晶圆的器件层；在第二SOI晶圆的器件层加工出锥波导。通过本申请解决了现有硅光子芯片光耦结构和方案都存在制造工艺复杂且耦合效率不高的问题，从而实现硅光波导芯片与单模光纤的低损耗，简化了生产工艺。了生产工艺。了生产工艺。

【技术实现步骤摘要】
一种硅光子芯片光耦合结构加工方法及结构


[0001]本申请涉及到硅光子芯片领域，具体而言，涉及一种硅光子芯片光耦合结构加工方法及结构。

技术介绍

[0002]硅光子技术是基于硅材料，利用现有CMOS工艺进行光子器件开发和集成的新一代技术。硅光子技术的核心就是以光代电，在同一衬底材料上将光子器件与电子器件集成在一起，结合了微电子为代表的集成电路超大规模、超高精度的优势，以及光子技术超高速率、超低功耗的优点。尽管硅光子技术优势明显，但仍然存在其不可避免的技术难题。由于硅是间接带隙材料，发光困难，目前硅基激光器技术还未完全突破，通常会采用外部光源，如此就涉及到如何把光耦合至或耦合出硅光芯片。数据中心和电信通信的互连主要是单模光纤，其纤芯截面为圆形，直径为8μm左右；而硅光子芯片的光通道截面为矩形或脊型，其高度根据硅光子工艺平台主要有220nm、310nm、340nm以及3μm等，无论哪种硅光子工艺平台制造的硅光子芯片如果直接耦合至硅光芯片，直接耦合光损耗非常大，激光器的功耗也就越大。
[0003]图1a是根据现有技术的光纤和硅光子芯片垂直耦合的示意图，图1b是根据现有技术的光纤和硅光子芯片端面耦合的示意图，图1a和图1b示出了目前常用的硅光子芯片光耦合追主要的方法和结构，如图1a所示，垂直光栅耦合基于布拉格光栅，实现硅光子芯片与光纤近乎90
°
耦合；如图1b所示，端面耦合则是在硅光子芯片耦合处制作模板适配器以实现两者的光耦合。垂直耦合光损耗在3dB左右，进一步减小光损耗，技术难度很大，且垂直耦合所需空间结构较大，且是偏振敏感的，优势是可实现晶圆级测试；端面耦合光损耗可提升的空间相对较大，可通过模板适配器、空间光学等，可实现较低的光损耗。
[0004]专利ZL201710056360.7(带有边缘耦合器的硅光子低回波损耗封装结构)提出了一种通过空间光学结构(透镜140和隔离器150)将半导体激光器110的光耦合至硅光子芯片，如图2所示，空间光学结构对准困难，且良率难控制。
[0005]专利ZL201710362416.1(VCSEL激光器与硅基光子集成电路中光栅结构的耦合方法)提出了一种基于垂直光栅耦合6的方式实现VCSEL激光器3的光耦合至硅光子芯片，如图3所示，该方法在半导体激光器键合的时候难度较大，需要精确定位和键合。
[0006]专利ZL200980136198.3(用于在硅光子芯片与光纤之间有效耦合的方法和设备)提出了一种在硅光子芯片制作锥波导和氮化硅或氮氧化硅模斑适配器111实现耦合，如图4所示，制作氮化硅或氮氧化硅模斑适配器需要增加额外的沉积工艺，该工艺通常是在一定温度下完成的，此时晶圆已完成了光子功能结构(除光耦合结构)的所有工艺，如离子(B、P、As等)注入、金属(Ti、Al等)沉积等，在氮化硅或氮氧化硅沉积时，由于温度的作用，可能会导致离子进一步扩散等，进而影响光子功能。
[0007]专利ZL201010620060.5(具有多层结构的模式变换器和光分路器)提出了一种具有多层硅脊波导结构的模式变换器结构，如图5所示，各层脊波导宽度从输入端到输出端逐
渐变窄，宽度减小到一定值后，该脊波导层截断，使得所述脊波导的高度逐渐变小，以实现光纤到光器件的耦合。该方案需要多次大面积深刻蚀硅，硅光波导侧壁粗糙度难以控制，且刻蚀完成后，耦合区域与其他地方的高度差较大，不便于其他光波导结构的制作，特别是带有电极的光器件。
[0008]专利ZL201580049504.5(与光耦合元件的3D光子集成)提出了一种基于转向镜108和垂直光栅耦合器124共同作用的方式将半导体激光器的光耦合至硅光子芯片，如图6所示，该方案需要再半导体激光器芯片上刻蚀倾斜沟槽，并镀膜以实现光的转向，然后耦合至硅光子芯片，技术难度大，成本高，且对半导体激光器芯片倒装键合技术要求很高，良率和成本难以控制。
[0009]VTT(芬兰国家技术研究中心)提出了一种基于3D锥波导模斑适配器，如图7所示，与光纤耦合的硅光波导截面尺寸为12μm
×
9.5μm(高
×
宽)，再通过3D锥波导减小到3μm
×
3μm(高
×
宽)，该方法虽然可以减小耦合损耗，寄希望借助于与CMOS工艺兼容的半导体制造工艺来制造光子功能结构，但CMOS工艺是平面制造工艺，3D结构的锥波导制造异常复杂且不容易控制。另外该模斑适配器作为一个独立的芯片使用，额外增加了一个光耦合点，增加了光传输损耗、降低了器件的可靠性。
[0010]综上，现有硅光子芯片光耦结构和方案都存在制造工艺复杂且耦合效率不高的问题。光栅耦合，无论是垂直光栅耦合结构、水平光栅耦合结构，或者是反射垂直光栅耦合结构，光耦合效率很难提升到50％以下，且对光刻精度要求很高。端面耦合，分立式光学镜组耦合，耦合效率相对较高，但封装体积较大，不便于光芯片集成，且可靠性降低；多层脊波导或者3D波导，虽然可以提高耦合效率，但制造相对较困难，且不便于需要电的光芯片集成；采用异质材料做模板适配器，需要制作尖端光波导，对光刻精度要求较高，且耦合效率难以提高。

技术实现思路

[0011]本申请实施例提供了一种硅光子芯片光耦合结构加工方法及结构，以解决现有硅光子芯片光耦结构和方案都存在制造工艺复杂且耦合效率不高的问题。
[0012]根据本申请的一个方面，提供了一种硅光子芯片光耦合结构加工方法，包括：将第一SOI晶圆的器件层刻去一部分，其中，所述第一SOI晶圆从顶层到底层依次为：器件层、埋氧层和底层，所述第一SOI晶圆的器件层被刻去的部分露出埋氧层，所述第一SOI晶圆的器件层保留的部分至少包括：垂直锥波导；对所述第一SOI晶圆的器件层刻去的部分进行填充；对填充后的所述第一SOI晶圆的器件层进行抛光露出所述垂直锥波导的上表面；将所述第一SOI晶圆的器件层的上表面与第二SOI晶圆的器件层的上表面键合在一起，从所述第二SOI晶圆的埋氧层处剥离出所述第二SOI晶圆的器件层；在所述第二SOI晶圆的器件层加工出锥波导，其中，所述锥波导和所述垂直锥波导构成硅光子芯片光耦合结构。
[0013]进一步地，在所述第二SOI晶圆的器件层加工出锥波导之后，所述方法还包括：在所述锥波导上沉积一层二氧化硅作为上包层；优选地，在所述锥波导上沉积一层二氧化硅作为上包层之前，所述方法还包括：对所述第二SOI晶圆的器件层的下表面进行抛光。
[0014]进一步地，所述第一SOI晶圆的器件层保留的部分还包括：未刻去部分，其中，所述未刻去部分位于所述第一SOI晶圆的两个边缘，其中，所述两个边缘为与所述垂直锥波导的
轴线平行的两个边缘，所述未刻去部分和所述垂直锥波导之间的部分被刻去并用于他进行填充。
[0015]进一步地，对所述第一SOI晶圆的器件层刻去的部分进行填充包括以下之一：沉积第一预定厚度的二氧化硅，再沉积掺杂硼和磷的二氧化硅，进行高温退火以消去残余应力，其中，沉积后的掺杂硼和磷的二氧化硅的高度超过所述垂直锥波导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硅光子芯片光耦合结构加工方法，其特征在于，包括：将第一SOI晶圆的器件层刻去一部分，其中，所述第一SOI晶圆从顶层到底层依次为：器件层、埋氧层和底层，所述第一SOI晶圆的器件层被刻去的部分露出埋氧层，所述第一SOI晶圆的器件层保留的部分至少包括：垂直锥波导；对所述第一SOI晶圆的器件层刻去的部分进行填充；对填充后的所述第一SOI晶圆的器件层进行抛光露出所述垂直锥波导的上表面；将所述第一SOI晶圆的器件层的上表面与第二SOI晶圆的器件层的上表面键合在一起，从所述第二SOI晶圆的埋氧层处剥离出所述第二SOI晶圆的器件层；在所述第二SOI晶圆的器件层加工出锥波导，其中，所述锥波导和所述垂直锥波导构成硅光子芯片光耦合结构。2.根据权利要求1所述的方法，其特征在于，在所述第二SOI晶圆的器件层加工出锥波导之后，所述方法还包括：在所述锥波导上沉积一层二氧化硅作为上包层；优选地，在所述锥波导上沉积一层二氧化硅作为上包层之前，所述方法还包括：对所述第二SOI晶圆的器件层的下表面进行抛光。3.根据权利要求1所述的方法，其特征在于，所述第一SOI晶圆的器件层保留的部分还包括：未刻去部分，其中，所述未刻去部分位于所述第一SOI晶圆的两个边缘，其中，所述两个边缘为与所述垂直锥波导的轴线平行的两个边缘，所述未刻去部分和所述垂直锥波导之间的部分被刻去并用于他进行填充。4.根据权利要求3所述的方法，其特征在于，对所述第一SOI晶圆的器件层刻去的部分进行填充包括以下之一：沉积第一预定厚度的二氧化硅，再沉积掺杂硼和磷的二氧化硅，进行高温退火以消去残余应力，其中，沉积后的掺杂硼和磷的二氧化硅的高度超过所述垂直...

【专利技术属性】
技术研发人员：郑煜，胡红禄，段吉安，
申请(专利权)人：中南大学，
类型：发明
国别省市：