制品、集成电路及其制造方法技术

本发明专利技术涉及一种制品、集成电路及其制造方法。芯片或集成电路包括具有第一器件和第二器件的层。划线位于第一器件与第二器件之间并且将第一器件与第二器件分隔开。导电连接部横跨划线并且联接至第一器件和第二器件，从而连接第一器件和第二器件。第一器件和第二器件。第一器件和第二器件。

【技术实现步骤摘要】
制品、集成电路及其制造方法


[0001]本公开涉及一种制品、一种集成电路及一种制造集成电路的方法。

技术介绍

[0002]图1例示了在堆叠芯片的制造中使用的常规结构100。例如，结构100包括：第一层，该第一层包括多个处理元件(PE)102和邻接的金属层104；以及第二层，该第二层包括联接至邻接的金属层108的相同数量的存储元件(memory element)(ME)106。第一层和第二层通过例如混合键合(hybrid bonding)层110彼此键合。
[0003]相邻的处理元件102中的各对相邻的处理元件通过各自的划线112彼此分隔开，并且相邻的存储元件106中的各对相邻的存储元件通过各自的划线114彼此分隔开。作为制造工艺的一部分，沿着划线112和划线114切割结构100，以产生独立的单元(例如，独立的堆叠芯片)，芯片中的各个芯片由单个块组成，该单个块包括处理元件102之一和存储元件106之一。这已知为基于块的设计。
[0004]划线112和划线114的一个目的是保护处理元件102和存储元件106中的电路和其它部件在切割工艺期间不受损坏。因此，被划线112和划线114占据的区域不包含连接至处理元件102或存储元件106的布线或其它部件。因此，各个处理元件102与其相邻的处理元件隔离开，并且类似地，各个存储元件106与其相邻的存储元件隔离开。
[0005]每个芯片包括一个块(单个处理元件和单个存储元件)的芯片在诸如电信器件的器件中很有用。还存在需要比由单块芯片提供的计算和存储资源更大的计算和存储资源的其它更复杂的应用(例如，数据中心)。在那些更复杂的应用中，每个芯片包括超过一个块的更大芯片将是有利的。然而，如上所述，在彼此隔离开的独立的块之间不可能进行块间通信。因此，每个芯片包括单个块的基于块的设计无法轻松扩展到需要更大芯片的应用。

技术实现思路

[0006]根据本专利技术的实施方式提供了针对上述问题的解决方案。根据本专利技术的实施方式涉及更大的多块芯片，该更大的多块芯片包括允许在划线周围或绕过划线并因此在块之间进行通信的特征。根据本专利技术的实施方式还涉及允许将基于块的堆叠芯片扩展到更大的多块芯片的制造工艺。
[0007]在实施方式中，堆叠芯片或集成电路包括第一层，所述第一层包括第一器件和第二器件。例如，所述第一器件可以是处理元件，并且所述第二器件可以是处理元件。第一划线位于所述第一器件与所述第二器件之间并且将所述第一器件与所述第二器件分隔开。导电连接部(connection)(块间连接部)横跨(traverse)所述划线并且联接至所述第一器件和所述第二器件。
[0008]在实施方式中，所述堆叠芯片或集成电路还包括第二层，所述第二层包括第三器件和第四器件。例如，所述第三器件可以是存储元件，并且所述第四器件可以是存储元件。混合键合层位于所述第一层与所述第二层之间。第二划线位于所述第三器件与所述第四器
件之间并且将所述第三器件与所述第四器件分隔开。在这些实施方式中，所述块间连接部位于所述第一层与所述第二层之间。
[0009]在一实施方式中，所述块间连接部是利用片上网络(NOC)互连架构层实现的。在另一实施方式中，所述块间连接部是利用后道工序(BEOL)层实现的。在又一实施方式中，所述块间连接部是利用重新分布层(RDL)实现的。在再一实施方式中，所述块间连接部位于所述混合键合层与所述第二层之间，并且是利用层(例如，NOC互连架构层或BEOL层)并且还使用所述混合键合层实现的。
[0010]在实施方式中，所述堆叠芯片或集成电路还包括位于所述第一器件与所述第二器件之间的第三划线，并且金属部分(volume of metal)位于所述第一划线与所述第三划线之间。在这些实施方式中，所述块间连接部包括从所述第一层的第一金属层穿过所述混合键合层、所述第二层的第一金属层、所述混合键合层、所述金属部分、所述混合键合层、所述第二层的第二金属层和所述混合键合层到所述第一层的第二金属层的路径。
[0011]因此，根据本专利技术的实施方式使得能够在划线周围以及在块之间进行通信，并且允许将基于块的堆叠芯片扩展到更大的多块芯片。
[0012]在阅读了各个附图中例示的实施方式的以下详细描述之后，本领域普通技术人员将认识到本专利技术的各种实施方式的这些目的和优点以及其它目的和优点。
附图说明
[0013]并入本说明书中并形成本说明书的一部分的附图例示了本公开的实施方式并且与详细描述一起用于解释本公开的原理，在附图中，相同的附图标记表示相同的元件。
[0014]图1是例示了在基于块的集成电路或芯片的制造中使用的常规结构的框图。
[0015]图2、图3、图4、图5和图6是根据本专利技术的实施方式中的多块堆叠芯片的框图。
[0016]图7是根据本专利技术的实施方式中的用于制造类似于图2至图6中的多块堆叠芯片的多块堆叠芯片的方法的示例的流程图。
具体实施方式
[0017]现在将详细参照本公开的各种实施方式，在附图中例示了所述各种实施方式的示例。尽管结合这些实施方式进行了描述，但是将理解，所述实施方式并不旨在将本公开限制于这些实施方式。相反，本公开旨在涵盖可以包括在由所附权利要求限定的本公开的精神和范围内的另选例、修改例和等同例。此外，在本公开的以下详细描述中，阐述了许多具体细节以提供对本公开的透彻理解。然而，应当理解，可以在不具有这些具体细节的情况下实践本公开。在其它情况下，未详细描述公知方法、过程、部件和电路，以免不必要地模糊本公开的各方面。
[0018]在用于制造半导体器件的过程、逻辑块、处理以及操作的其它符号表示方面呈现了以下详细描述的一些部分。这些描述和表示是半导体器件制造领域的技术人员用来将其工作的实质最有效地传达给本领域其他技术人员的手段。在本申请中，过程、逻辑块、工艺等被认为是导致期望结果的步骤或指令的自洽序列。这些步骤是需要对物理量进行物理操纵的步骤。然而，应记住，所有这些和类似术语应与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非从下面的讨论中另外明确指出，否则应理解，贯穿本申请，利用
诸如“形成”、“连接”、“键合”、“沉积”等的术语的讨论是指半导体器件制造的动作和工艺(例如，图7的流程图700)。“层”可以包括一个或更多个层：它可以指单个层，或者可以指包括其它层(子层)的层。结构、芯片、集成电路等在本文中可以称为制品(article of manufacture)。
[0019]应理解，附图不一定按比例绘制，并且仅示出了所描绘的器件和结构的一部分以及形成那些结构的各个层。为了简化讨论和例示，虽然实际上可以存在或形成超过一个或两个的器件或结构，但是可以仅描述一个或两个器件或结构。而且，尽管讨论了某些元件、部件和层，但是根据本专利技术的实施方式不限于那些元件、部件和层。例如，除了所讨论的元件、部件、层等之外，还可以存在其它元件、部件、层等。
[0020]图2是根据本专利技术的实施方式中的多块芯片或多块集成电路(在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制品，所述制品包括：第一层，所述第一层包括第一器件和第二器件，其中，第一划线位于所述第一器件与所述第二器件之间并且将所述第一器件与所述第二器件分隔开；以及导电连接部，所述导电连接部横跨所述第一划线并且联接至所述第一器件和所述第二器件。2.根据权利要求1所述的制品，其中，所述导电连接部包括片上网络NOC互连架构层，该NOC互连架构层包括联接至所述第一器件和所述第二器件的布线。3.根据权利要求1所述的制品，其中，所述导电连接部包括后道工序BEOL层，该BEOL层包括联接至所述第一器件和所述第二器件的布线。4.根据权利要求1所述的制品，其中，所述导电连接部包括重新分布层RDL，该RDL包括联接至所述第一器件和所述第二器件的布线。5.根据权利要求1所述的制品，所述制品进一步包括：第二层，所述第二层包括第三器件和第四器件，其中，第二划线位于所述第三器件与所述第四器件之间并且将所述第三器件与所述第四器件分隔开，并且其中，所述导电连接部位于所述第一层与所述第二层之间；以及混合键合层，所述混合键合层位于所述第一层与所述第二层之间并且联接至所述第一层和所述第二层。6.根据权利要求5所述的制品，其中，所述导电连接部位于所述混合键合层与所述第二层之间，并且其中，所述导电连接部包括具有穿过所述混合键合层联接至所述第一器件和所述第二器件的布线的层。7.根据权利要求5所述的制品，所述制品进一步包括第三划线，所述第三划线位于所述第一器件与所述第二器件之间并且位于所述第一划线与所述第二器件之间，其中，金属部分位于所述第一划线与所述第三划线之间，并且其中，所述导电连接部包括从所述第一层的第一金属层穿过所述混合键合层、所述第二层的第一金属层、所述混合键合层、所述金属部分、所述混合键合层、所述第二层的第二金属层和所述混合键合层到所述第一层的第二金属层的路径。8.根据权利要求5所述的制品，其中，所述第一器件包括第一处理元件，所述第二器件包括第二处理元件，所述第三器件包括第一存储元件，并且所述第四器件包括第二存储元件。9.一种集成电路，所述集成电路包括：第一层，所述第一层包括第一处理元件和第二处理元件，其中，第一划线位于所述第一处理元件与所述第二处理元件之间并且将所述第一处理元件与所述第二处理元件分隔开；第二层，所述第二层包括第一器件和第二器件，其中，第二划线位于所述第一器件与所述第二器件之间并且将所述第一器件与所述第二器件分隔开；混合键合层，所述混合键合层位于所述第一层与所述第二层之间并且联接至所述第一层和所述第二层；以及导电连接部，所述导电连接部横跨所述第一划线并且联接至所述第一处理元件和所述第二处理元件，其中，所述导电连接部位于所述第一层与所述第二层之间。10.根据权利要求9所述的集成电路，其中，所述导电连接部包括片上网络NOC互连架构
层，该NOC互连架构层包括联接至所述第一处理元件和所述第二处理元件的布线。11.根据权利要求9所述的集成电路，其中，所述导电连接部包括后道工序BEOL层，该BEOL层包括联接至所述第一处理元件和所述第二处理元件的布线。12.根据权利要求9所述的集成电路，其中...

【专利技术属性】
技术研发人员：李双辰，牛迪民，韩伟，王雨豪，郑宏忠，
申请(专利权)人：阿里巴巴集团控股有限公司，
类型：发明
国别省市：