场效应晶体管（FET）堆叠及其形成方法技术

本公开提供了一种场效应晶体管(FET)堆叠及其形成方法。该FET堆叠包括位于衬底上方的第一晶体管。第一晶体管包括第一有源半导体材料和第一栅极结构，该第一有源半导体材料包括位于第一组源极端子/漏极端子之间的第一沟道区域，以及该第一栅极结构位于第一沟道区域上方。第一栅极结构包括位于第一沟道区域上方的具有第一厚度的第一栅极绝缘体。第二晶体管位于衬底上方并与第一晶体管水平分离。第二晶体管的第二栅极结构可以包括位于第二沟道区域上方的具有第二厚度的第二栅极绝缘体，第二厚度大于第一厚度。共享栅极节点可以耦接到第一栅极结构和第二栅极结构中的每一者。栅极结构和第二栅极结构中的每一者。栅极结构和第二栅极结构中的每一者。

【技术实现步骤摘要】
场效应晶体管(FET)堆叠及其形成方法


[0001]本公开的实施例通常涉及用于集成电路(IC)的开关元件。更具体地，本公开的实施例提供了一种场效应晶体管(FET)堆叠及其形成方法。

技术介绍

[0002]基于特定的电路设计，先进的IC制造需要形成单独的电路元件，例如，诸如场效应晶体管(FET)等的晶体管。FET通常包括源极区域、漏极区域和栅极区域。栅极区域位于源极区域与漏极区域之间，并控制通过源极区域与漏极区域之间的沟道区域(通常被成形为半导体鳍)的电流。栅极可以由各种金属组成并通常包括功函数金属，其中该功函数金属被选择以产生FET的期望特性。晶体管可以形成在半导体主体上，并且可以通过绝缘电介质层(例如，层间电介质(ILD)层)电隔离。可以穿过电介质层形成到达源极区域、漏极区域和栅极区域中的每一个的接触，以便提供晶体管与其他电路元件之间的电连接，该其他电路元件可以在晶体管之后在其他金属层级中形成。
[0003]在射频(RF)电路和类似应用中，电路设计通常包括大量的功率放大元件以执行各种功能。在RF技术的示例中，信号传输可能需要以高电压电平的信号放大，例如，在一些应用中，四十伏或更高。在这样的器件中，单个晶体管对于控制从一个节点到另一节点的电流流动可能是无效的。为了适应高电压和高功率要求，通常以串联组合的形式部署FET堆叠(即，在其源极端子/漏极端子处耦接在一起的几个晶体管)。可将多个晶体管构造成用作电路的两个高压节点之间的单个开关。然而，在操作期间，堆叠中的FET通常在其源极端子和漏极端子处表现出不对称的电压分布。在一些情况下，不对称的电压可能会导致最靠近输出信号的FET过早击穿，即，从源极到漏极的电压降可能最高。减轻此问题的常规方法依赖于使用具有更高击穿电压电平的FET堆叠。然而，这样的设计通常在被接通时表现出较高的电阻、和/或在被关断时表现出较高的电容，由此造成其他技术障碍。

技术实现思路

[0004]本公开的方面提供了一种场效应晶体管(FET)堆叠，包括：第一晶体管，其位于衬底上方，所述第一晶体管包括：第一有源半导体材料，其包括位于第一组源极端子/漏极端子之间的第一沟道区域，以及第一栅极结构，其位于所述第一沟道区域上方，其中所述第一栅极结构包括位于所述第一沟道区域上方的具有第一厚度的第一栅极绝缘体；第二晶体管，其位于所述衬底上方并与所述第一晶体管水平分离，所述第二晶体管包括：第二有源半导体材料，其包括位于第二组源极端子/漏极端子之间的第二沟道区域，其中所述第二组源极端子/漏极端子中的被选择的一个端子耦接到所述第一晶体管的所述第一组源极端子/漏极端子中的被选择的一个端子，以及第二栅极结构，其位于所述第二沟道区域上方，其中所述第二栅极结构包括位于所述第二沟道区域上方的具有第二厚度的第二栅极绝缘体，所述第二厚度大于所述第一厚度；以及共享栅极节点，其耦接到所述第一栅极结构和所述第二栅极结构中的每一者。
[0005]本公开的其他方面提供了一种场效应晶体管(FET)堆叠，所述场效应晶体管堆叠包括：第一晶体管，其位于衬底上方，所述第一晶体管包括：第一有源半导体材料，其具有第一导电掺杂剂浓度并包括位于第一组源极端子/漏极端子之间的第一沟道区域，以及第一栅极结构，其位于所述第一沟道区域上方；第二晶体管，其位于所述衬底上方并与所述第一晶体管水平分离，所述第二晶体管包括：第二有源半导体材料，其具有第二导电掺杂剂浓度并包括位于第二组源极端子/漏极端子之间的第二沟道区域，其中所述第二导电掺杂剂浓度大于所述第一导电掺杂剂浓度，并且所述第二组源极端子/漏极端子中的被选择的一个端子耦接到所述第一晶体管的所述第一组源极端子/漏极端子中的被选择的一个端子，以及第二栅极结构，其位于所述第二沟道区域上方；以及共享栅极节点，其耦接到所述第一栅极结构和所述第二栅极结构中的每一者。
[0006]本公开的其他方面提供了一种形成用于集成电路的场效应晶体管(FET)堆叠的方法，所述方法包括：在衬底上方形成第一半导体阱和第二半导体阱，其中所述第一半导体阱与所述第二半导体阱水平分离；在所述第一半导体阱和所述第二半导体阱内引入掺杂剂以产生第一有源半导体材料和第二有源半导体材料，以使得所述第一有源半导体材料具有与所述第二半导体阱的第二掺杂剂浓度不同的第一掺杂剂浓度；将所述第一有源半导体材料的第一源极端子/漏极端子电耦接到所述第二有源半导体材料的第二源极端子/漏极端子；形成多个栅极结构，所述多个栅极结构包括位于所述第一有源半导体材料的第一沟道区域上的第一栅极结构和位于所述第二有源半导体材料的第二沟道区域上的第二栅极结构，其中所述第二有源半导体材料上方的所述第二栅极结构的阈值电压大于所述第一有源半导体材料上方的所述第一栅极结构的阈值电压；以及将所述第一栅极结构和所述第二栅极结构中的每一者电耦接到共享栅极节点。
附图说明
[0007]通过结合描述本公开的各种实施例的附图和以下的对本公开的各方面的详细描述，将更容易地理解本公开的这些和其他特征，其中：
[0008]图1示出了根据本公开的实施例的具有场效应晶体管(FET)堆叠的电路结构的示意图。
[0009]图2示出了根据本公开的实施例的用于形成FET堆叠的光致抗蚀剂层在平面X
‑
Y中的平面图。
[0010]图3示出了根据本公开的实施例的用于形成FET堆叠的前体结构和光致抗蚀剂层在平面X
‑
Z中的横截面图。
[0011]图4示出了根据本公开的实施例的FET堆叠在平面X
‑
Z中的横截面图。
[0012]图5示出了根据本公开的其他实施例的用于形成FET堆叠的光致抗蚀剂层在平面X
‑
Y中的平面图。
[0013]图6示出了根据本公开的其他实施例的用于形成FET堆叠的前体结构和光致抗蚀剂层在平面X
‑
Z中的横截面图。
[0014]图7示出了根据本公开的其他实施例的FET堆叠在平面X
‑
Z中的横截面图。
[0015]应当注意，本公开的附图不一定按比例绘制。附图旨在仅描绘本公开的典型方面，因此不应被视为限制本公开的范围。在附图中，相似的标号表示附图之间的相似元件。
具体实施方式
[0016]在下面的描述中，参考了形成本专利技术一部分的附图，并且其中以图示的方式示出了可以实践本教导的特定示例性实施例。这些实施例的描述足够详细以使本领域技术人员能够实践本教导，应当理解，在不脱离本教导的范围的情况下，可以使用其他实施例并且可以进行更改。因此，以下描述仅是说明性的。
[0017]将理解，当诸如层、区域或衬底的元件被称为位于另一元件“上”或“上方”时，它可以直接地位于另一元件上、或者也可以存在中间元件。相反，当元件被称为“直接位于另一元件上”或“直接位于另一元件上方”时，不存在任何中间元件。还应当理解，当一个元件被称为“被连接”或“被耦接”到另一元件时，它可以被直接地连接或耦接到另一元件、或者也可以存在中间元件。相反，当一个元件被称为“被直接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种场效应晶体管(FET)堆叠，包括：第一晶体管，其位于衬底上方，所述第一晶体管包括：第一有源半导体材料，其包括位于第一组源极端子/漏极端子之间的第一沟道区域，以及第一栅极结构，其位于所述第一沟道区域上方，其中所述第一栅极结构包括位于所述第一沟道区域上方的具有第一厚度的第一栅极绝缘体；第二晶体管，其位于所述衬底上方并与所述第一晶体管水平分离，所述第二晶体管包括：第二有源半导体材料，其包括位于第二组源极端子/漏极端子之间的第二沟道区域，其中所述第二组源极端子/漏极端子中的被选择的一个端子耦接到所述第一晶体管的所述第一组源极端子/漏极端子中的被选择的一个端子，以及第二栅极结构，其位于所述第二沟道区域上方，其中所述第二栅极结构包括位于所述第二沟道区域上方的具有第二厚度的第二栅极绝缘体，所述第二厚度大于所述第一厚度；以及共享栅极节点，其耦接到所述第一栅极结构和所述第二栅极结构中的每一者。2.根据权利要求1所述的FET堆叠，进一步包括第三晶体管，其位于所述衬底上方并水平地位于所述第一晶体管与所述第二晶体管之间，所述第三晶体管包括：第三有源半导体材料，其包括位于第三组源极端子/漏极端子之间的第三沟道区域，其中所述第一组源极端子/漏极端子中的所述被选择的一个端子通过所述第三组源极端子/漏极端子耦接到所述第二组源极端子/漏极端子中的所述被选择的一个端子；以及第三栅极结构，其位于所述第三沟道区域上方，其中所述第三栅极结构包括位于所述第三沟道区域上方的具有第三厚度的第三栅极绝缘体，其中所述第三厚度大于所述第一厚度且小于所述第二厚度。3.根据权利要求2所述的FET堆叠，其中，所述第一厚度与所述第二厚度之间的差近似等于所述第二厚度与所述第三厚度之间的差。4.根据权利要求1所述的FET堆叠，其中，所述第一栅极结构的栅极长度近似等于所述第二栅极结构的栅极长度。5.根据权利要求1所述的FET堆叠，进一步包括：至少一个沟槽隔离物，其位于所述衬底上并位于所述第一有源半导体材料与所述第二有源半导体材料之间；以及掩埋绝缘体层，其位于所述第一有源半导体材料和所述第二有源半导体材料中的每一者的直接下方。6.根据权利要求1所述的FET堆叠，其中，所述第一有源半导体材料和所述第二有源半导体材料每一者都掺杂有氮(N)，并且其中，所述第二有源半导体材料的氮浓度低于所述第一有源半导体材料的氮浓度。7.根据权利要求1所述的FET堆叠，其中，所述第二栅极绝缘体的所述第二厚度的尺寸被设定为使得所述第二晶体管的阈值电压大于所述第一晶体管的阈值电压。8.根据权利要求1所述的FET堆叠，其中，所述FET堆叠包括位于射频(RF)开关电路内的串联FET堆叠或并联FET堆叠中的一者。9.一种场效应晶体管(FET)堆叠，包括：
第一晶体管，其位于衬底上方，所述第一晶体管包括：第一有源半导体材料，其具有第一导电掺杂剂浓度并包括位于第一组源极端子/漏极端子之间的第一沟道区域，以及第一栅极结构，其位于所述第一沟道区域上方；第二晶体管，其位于所述衬底上方并与所述第一晶体管水平分离，所述第二晶体管包括：第二有源半导体材料，其具有第二导电掺杂剂浓度并包括位于第二组源极端子/漏极端子之间的第二沟道区域，其中所述第二导电掺杂剂浓度大于所述第一导电掺杂剂浓度，并且所述第二组源极端子/漏极端子中的被选择的一个端子耦接到所述第一晶体管的所述第一组源极端子/漏极端子中的被选择的一个端子，以及第二栅极结构，其位于...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：