半导体存储器装置制造方法及图纸

一种半导体存储器装置可以包括：电极结构，该电极结构包括堆叠在基板上的多个栅极导电膜；以及沟道阵列，其中，穿过电极结构的多个沟道柱在第二方向上布置。多个沟道柱包括最上平面具有第一形状的第一柱和最上平面具有第二形状的第二柱。N(N是大于或等于1的自然数)个第一柱和N个第二柱可以在不同于第二方向的第一方向上交替布置。第一方向上交替布置。第一方向上交替布置。

【技术实现步骤摘要】
半导体存储器装置


[0001]各个实施方式总体上涉及一种电子装置，并且更具体地，涉及一种半导体存储器装置。

技术介绍

[0002]为了满足消费者对高性能和低成本的需求，已经提高了半导体设备的集成度。特别地，对于半导体存储器装置，因为集成度是确定产品成本的重要因素，所以提高集成度是有利的。因此，已经提出了各自包括以三维方式布置的存储器单元的三维半导体存储器装置。

技术实现思路

[0003]本文描述了具有稳定的结构和提高的集成度的半导体存储器装置。
[0004]在一个实施方式中，半导体存储器装置可以包括：电极结构，该电极结构包括堆叠在基板上的多个栅极导电膜；以及沟道阵列，其中，穿过电极结构的多个沟道柱在第二方向上布置。多个沟道柱可以包括最上平面具有第一形状的第一柱和最上平面具有不同于第一形状的第二形状的第二柱。N(N是大于或等于1的自然数)个第一柱和N个第二柱可以在不同于第二方向的第一方向上交替布置。
[0005]在一个实施方式中，半导体存储器装置可以包括：电极结构，该电极结构包括堆叠在基板上的多个栅极导电膜；以及沟道阵列，其中，穿过电极结构的多个沟道柱在第二方向上以Z字形方式布置。多个沟道柱可以包括最上平面具有第一形状的第一柱和最上平面具有不同于第一形状的第二形状的第二柱。在沟道阵列的任意一行中，N(N是大于或等于1的自然数)个第一柱和M(M是大于或等于2的自然数)个第二柱在不同于第二方向的第一方向上交替布置。
附图说明
[0006]图1A和图1B是示意性地示出根据本公开的实施方式的半导体存储器装置的框图。
[0007]图2是示意性地示出根据本公开的实施方式的半导体存储器装置的存储器块的图。
[0008]图3是示意性地示出根据本公开的实施方式的半导体存储器装置的存储器块的等效电路图。
[0009]图4是示出根据本公开的第一实施方式的半导体存储器装置的平面图。
[0010]图5是沿着图4所示的线A-A
’
截取的根据本公开的第一实施方式的半导体存储器装置的截面图。
[0011]图6A和图6B是示出根据本公开的第一实施方式的半导体存储器装置的修改例的平面图。
[0012]图7是示出根据本公开的第二实施方式的半导体存储器装置的平面图。
[0013]图8是示出根据本公开的第三实施方式的半导体存储器装置的平面图。
[0014]图9是示出根据本公开的第四实施方式的半导体存储器装置的平面图。
[0015]图10是示出根据本公开的第五实施方式的半导体存储器装置的平面图。
[0016]图11是根据本公开的一个实施方式的存储器系统的配置的框图。
[0017]图12是根据本公开的一个实施方式的存储器系统的配置的框图。
[0018]图13是根据本公开的一个实施方式的计算系统的配置的框图。
[0019]图14是根据本公开的一个实施方式的计算系统的框图。
具体实施方式
[0020]参照以下详细描述并结合附图，本公开的优点和特征以及用于实现它们的方法将变得显而易见。然而，本公开的范围不限于这种实施方式，并且本公开可以以各种形式实现。提供以下将要描述的实施方式是为了帮助本领域技术人员理解本公开在本公开所属
中的范围。本公开仅由所附权利要求的范围限定。在附图中，为了清楚说明起见，可能夸大了层和区域的尺寸和相对尺寸。贯穿整个说明书，相同的附图标记用于表示相同的元件。
[0021]以下将描述的本公开的实施方式是提供一种具有稳定的结构和提高的集成度的半导体存储器装置。更具体地，下面将描述的本公开的实施方式提供一种半导体存储器装置，该半导体存储器装置能够提高集成度并且同时基本上防止由于集成度的提高而导致的结构不稳定性和操作特性的劣化。半导体存储器装置可以是基于其中层间电介质膜和栅极导电膜多次交替堆叠的电极结构的三维半导体存储器装置。为了提高半导体存储器装置的集成度，本公开的实施方式涉及穿过电极结构的多个沟道柱(channel column)及其布置的平面形状，其中，多个沟道柱可以包括最上平面具有第一形状的第一柱以及最上平面具有第二形状的第二柱，并且第一柱和第二柱可以在一个方向上交替布置。
[0022]在下文中，将参照附图详细描述根据本公开的实施方式的半导体存储器装置。在以下描述的本公开的实施方式中，第一方向D1可以是x轴方向或行方向，并且第二方向D2可以是与第一方向D1正交的y轴方向或列方向。第三方向D3可以是与第一方向D1和第二方向D2正交的z轴方向或垂直方向。此外，第四方向D4和第五方向D5可以是基于或相对于第一方向D1或第二方向D2具有斜度的斜向方向(diagonal direction)，并且可以彼此不平行。
[0023]同时，在下面将描述的本公开的实施方式中，示出了第一方向D1和第二方向D2分别是x轴方向和y轴方向；但是，在修改例中，第一方向D1可以是y轴方向，并且第二方向D2可以是x轴方向。
[0024]图1A和图1B是示意性地示出根据本公开的实施方式的半导体存储器装置的框图。
[0025]如图1A和图1B所示，半导体存储器装置可以包括布置在基板(SUB)上的外围电路(PC)和单元阵列(CA)。
[0026]基板(SUB)可以是单晶半导体膜。例如，基板SUB可以是块体硅基板、绝缘体上硅基板、锗基板、绝缘体上锗基板、硅锗基板和通过选择性外延生长方法形成的外延薄膜中的任何一种。
[0027]单元阵列(CA)可以包括多个存储器块。每一个存储器块可以包括多个单元串。每一个单元串可以电连接到位线、源极线、字线和选择线。每一个单元串可以包括串联连接的
存储器单元和选择晶体管。每一个选择线可以用作与其相对应的选择晶体管的栅极，并且每一个字线可以用作与其相对应的存储器单元的栅极。
[0028]外围电路(PC)可以包括诸如晶体管(例如，NMOS晶体管和PMOS晶体管)、电阻器、电感器和/或电容器的电路元件。电路元件可以电连接到单元阵列(CA)。作为一个示例，NMOS和PMOS晶体管、电阻器和电容器可以用作构成行解码器、列解码器、页缓冲器和控制电路的元件。
[0029]如图1A所示，根据本公开的一种实施方式的半导体存储器装置可以具有其中单元阵列(CA)和外围电路(PC)在基板(SUB)上彼此相邻地布置的结构。
[0030]此外，如图1B所示，根据本公开的一个实施方式，半导体存储器装置可以具有外围电路(PC)和单元阵列(CA)依次堆叠在基板(SUB)上的结构。在这种情况下，因为外围电路(PC)与单元阵列(CA)交叠，所以可以减小单元阵列(CA)和外围电路(PC)所占据的基板SUB的面积。在一个实施方式中，外围电路(PC)可以位于基板(SUB)和单元阵列(CA)之间。外围电路(PC)可以联接到电极结构的沟道柱。
[0031]图2是示意性地示出根据本公开的一个实施方式的半导体存储器装置的存储器块的图。
[0032]如本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，该半导体存储器装置包括：电极结构，所述电极结构包括堆叠在基板上的多个栅极导电膜；以及沟道阵列，在所述沟道阵列中，穿过所述电极结构的多个沟道柱在第二方向上布置，其中，所述多个沟道柱包括第一柱和第二柱，所述第一柱的最上平面具有第一形状，所述第二柱的最上平面具有第二形状，所述第二形状不同于所述第一形状，并且N个第一柱和N个第二柱在不同于所述第二方向的第一方向上交替布置，其中，N是大于或等于1的自然数。2.根据权利要求1所述的半导体存储器装置，其中，在所述沟道阵列中，所述多个沟道柱的平面中心在所述第一方向上彼此对齐，并且在所述第二方向上以Z字形方式布置，并且其中，在所述多个沟道柱中，位于奇数行的所述沟道柱的平面中心在所述第二方向上彼此对齐，并且位于偶数行的所述沟道柱的平面中心在所述第二方向上彼此对齐。3.根据权利要求1所述的半导体存储器装置，其中，在所述沟道阵列中，所述多个沟道柱的平面中心在所述第一方向和所述第二方向中的每一个上彼此对齐，并且其中，所述N个第一柱和所述N个第二柱在所述第二方向上交替布置。4.根据权利要求1所述的半导体存储器装置，其中，在所述沟道阵列中，所述多个沟道柱的平面中心在相对于所述第一方向具有斜度的斜向方向上彼此对齐，并且2N个第一柱和2N个第二柱在所述斜向方向上交替布置。5.根据权利要求1所述的半导体存储器装置，其中，在所述沟道阵列中，所述多个沟道柱的平面中心在相对于所述第一方向具有斜度的斜向方向上彼此对齐，并且各自具有相同最上平面形状的多个沟道柱在所述斜向方向上布置。6.根据权利要求1所述的半导体存储器装置，其中，所述第一形状包括圆形形状，并且所述第二形状包括具有长轴和短轴的椭圆形形状，并且所述第二形状的所述短轴的长度小于所述第一形状的直径，并且所述第二形状的所述长轴的长度等于或大于所述第一形状的直径。7.根据权利要求6所述的半导体存储器装置，其中，所述第二形状的所述长轴在所述第二方向上延伸或在相对于所述第一方向具有斜度的斜向方向上延伸。8.根据权利要求6所述的半导体存储器装置，其中，在所述沟道阵列中，在所述第二方向上位于奇数行的所述第二柱中的每一个的所述第二形状的所述长轴在相对于所述第一方向具有斜度的第一斜向方向上延伸，并且其中，在所述第二方向上位于偶数行的所述第二柱中的每一个的所述第二形状的所述长轴在不同于所述第一斜向方向的第二斜向方向上延伸。9.根据权利要求1所述的半导体存储器装置，其中：所述第一形状包括圆形形状；所述第二形状包括具有长轴和短轴的椭圆形形状；所述多个沟道柱中的每一个的最下平面具有与所述第一形状相同的第三形状；并且所述第三形状的直径等于或小于所述第二形状的所述短轴的长度。10.根据权利要求1所述的半导体存储器装置，其中，所述多个沟道柱中的每一个包括：开口部分，所述开口部分被配置为穿过所述电极结构；存储器膜，所述存储器膜形成在所述开口部分的侧壁上以接触所述多个栅极导电膜，
并且包括依次堆叠在所述开口部分中的隧道绝缘膜、电荷捕获膜和阻挡膜；沟道膜，所述沟道膜形成在所述存储器膜上；芯膜，所述芯膜形成在所述沟道膜上，并被配置为部分地间隙填充所述开口部分；以及覆盖膜，所述覆盖膜形成在所述芯膜上并且被配置为间隙填充剩余的所述开口部分，并且电连接到所述沟道膜。11.一种半导体存储器装置，该半导体存...

【专利技术属性】
技术研发人员：郑盛旭，郑帐喜，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：