半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；在所述衬底上形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极结构两侧的鳍部中形成凹槽，所述凹槽的底部低于所述栅极结构的底部，所述凹槽低于所述栅极结构的部分作为底部凹槽；通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂，形成防扩散掺杂区；在形成所述防扩散掺杂区后，在所述凹槽中形成源漏掺杂层。本发明专利技术实施例有利于减小源漏掺杂层在栅极结构下方的鳍部中形成的漏电流，进而有利于提升半导体结构的性能。于提升半导体结构的性能。于提升半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，栅极电压夹断(Pinch off)沟道的难度也越来越大，使得亚阈值漏电(Subthreshold leakage)现象，即所谓的短沟道效应(Short-channel effects，SCE)更容易发生。
[0003]因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的器件过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，减小源漏掺杂层在栅极结构下方的鳍部中形成的漏电流。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；在所述衬底上形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极结构两侧的鳍部中形成凹槽，所述凹槽的底部低于所述栅极结构的底部，所述凹槽低于所述栅极结构的部分作为底部凹槽；通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂，形成防扩散掺杂区；在形成所述防扩散掺杂区后，在所述凹槽中形成源漏掺杂层。
[0006]可选的，在形成所述凹槽后，通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂之前，所述半导体结构的形成方法还包括：在所述凹槽的侧壁形成衬垫层，所述衬垫层暴露出所述底部凹槽的侧壁；以所述衬垫层为掩膜，通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂；在形成所述防扩散掺杂区后，在形成所述源漏掺杂层之前，所述半导体结构的形成方法还包括：去除所述衬垫层。
[0007]可选的，在形成所述凹槽后，形成所述衬垫层之前，所述半导体结构的形成方法还包括：在所述底部凹槽中形成牺牲层；形成所述衬垫层的步骤包括：形成保形覆盖所述牺牲层的顶面、所述凹槽的侧壁、以及所述栅极结构的侧壁和顶部的衬垫材料层；去除位于所述牺牲层顶面和所述栅极结构顶部的衬垫材料层，位于所述凹槽侧壁的剩余衬垫材料层用于作为所述衬垫层。
[0008]可选的，在形成所述衬垫层后，在通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂之前，所述半导体结构的形成方法还包括：去除部分厚度的所述牺牲层，形成
填充层，所述填充层暴露出所述底部凹槽的部分侧壁；通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂的步骤包括：对所述填充层和所述衬垫层露出的鳍部进行离子掺杂；在形成所述防扩散掺杂区后，所述半导体结构的形成方法还包括：去除所述填充层。
[0009]可选的，在形成所述填充层的步骤中，所述填充层与所述衬垫层暴露出的鳍部的高度为30nm至50nm。
[0010]可选的，所述填充层的材料包括旋涂碳、有机介电层材料或旋涂氧化硅。
[0011]可选的，去除所述衬垫层的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一种或两种。
[0012]可选的，所述衬垫层的材料包括氮化硅、碳氧化硅、碳氮氧化硅或氧化硅。
[0013]可选的，在对位于栅极结构下方的鳍部进行离子掺杂的步骤中，所述掺杂离子为反型离子，所述反型离子的掺杂类型与晶体管的掺杂类型不同；或者，在对位于栅极结构下方的鳍部进行离子掺杂的步骤中，所述掺杂离子为杂质离子。
[0014]可选的，所述掺杂离子为反型离子；当形成NMOS晶体管时，所述反型离子为P型离子，所述反型离子包括镓离子、硼离子或铟离子；当形成PMOS晶体管时，所述反型离子为N型离子，所述反型离子包括磷离子或砷离子。
[0015]可选的，所述掺杂离子为杂质离子，所述杂质离子包括碳离子、氧离子或氮离子。
[0016]可选的，通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂的步骤包括：采用离子注入工艺，对所述底部凹槽侧壁暴露出的鳍部进行离子掺杂。
[0017]可选的，所述栅极结构的数量为多个，多个所述栅极结构横跨同一所述鳍部。
[0018]可选的，所述底部凹槽的深度为35nm至60nm。
[0019]可选的，形成所述防扩散掺杂区的步骤还包括：在通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂后，进行退火处理。
[0020]可选的，所述底部凹槽为碗形凹槽。
[0021]相应的，本专利技术实施例还提供一种半导体结构，包括：基底，所述基底包括衬底以及凸出于所述衬底的鳍部；栅极结构，位于所述衬底上，所述栅极结构横跨所述鳍部且覆盖所述鳍部的部分顶部和部分侧壁；源漏掺杂层，位于所述栅极结构两侧的鳍部中，所述源漏掺杂层的底部低于所述栅极结构的底部；防扩散掺杂区，位于所述栅极结构下方的鳍部中且与所述源漏掺杂层相邻。
[0022]可选的，所述防扩散掺杂区中掺杂有反型离子，所述反型离子的掺杂类型与晶体管的掺杂类型不同；或者，所述防扩散掺杂区中掺杂有杂质离子。
[0023]可选的，所述防扩散掺杂区中掺杂有反型离子；当形成NMOS晶体管时，所述反型离子为P型离子，所述反型离子包括镓离子、硼离子或铟离子；当形成PMOS晶体管时，所述反型离子为N型离子，所述反型离子包括磷离子或砷离子所述杂质离子包括碳离子、氧离子或氮离子。
[0024]可选的，所述杂质离子包括碳离子、氧离子或氮离子。
[0025]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0026]本专利技术实施例提供的半导体结构的形成方法中，通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂，形成防扩散掺杂区；通过形成所述防扩散掺杂区，有利于减小所述源漏掺杂层中的离子向栅极结构下方的鳍部中扩散的几率，从而有利于减小源漏掺杂
层在栅极结构下方的鳍部中形成的漏电流，进而有利于提升半导体结构的性能；而且，通过对位于栅极结构下方的鳍部进行离子掺杂，形成防扩散掺杂区，所述防扩散掺杂区的掺杂面积较小，有利于减小对半导体结构性能的影响，例如：有利于防止出现晶体管的寄生电容较大的问题，进而有利于提高工艺兼容性。
附图说明
[0027]图1至图12是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0028]目前形成的鳍式场效应晶体管(FinFET)仍有性能不佳的问题。
[0029]具体地，在FinFET中，栅极结构横跨鳍部且覆盖鳍部的部分顶部和部分侧壁，源漏掺杂层位于栅极结构两侧的鳍部中。其中，相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，用于形成晶体管，其特征在于，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；在所述衬底上形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极结构两侧的鳍部中形成凹槽，所述凹槽的底部低于所述栅极结构的底部，所述凹槽低于所述栅极结构的部分作为底部凹槽；通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂，形成防扩散掺杂区；在形成所述防扩散掺杂区后，在所述凹槽中形成源漏掺杂层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述凹槽的步骤中，所述凹槽还包括位于所述底部凹槽上方、与所述底部凹槽相连通的顶部凹槽；在形成所述凹槽后，通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂之前，所述半导体结构的形成方法还包括：在所述顶部凹槽的侧壁形成衬垫层，所述衬垫层暴露出所述底部凹槽的侧壁；以所述衬垫层为掩膜，通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂；在形成所述防扩散掺杂区后，在形成所述源漏掺杂层之前，所述半导体结构的形成方法还包括：去除所述衬垫层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述凹槽后，形成所述衬垫层之前，所述半导体结构的形成方法还包括：在所述底部凹槽中形成牺牲层；形成所述衬垫层的步骤包括：形成保形覆盖所述牺牲层的顶面、所述牺牲层露出的凹槽的侧壁、以及所述栅极结构的侧壁和顶部的衬垫材料层；去除位于所述牺牲层顶面和所述栅极结构顶部的衬垫材料层，位于所述凹槽侧壁的剩余衬垫材料层用于作为所述衬垫层。4.如权利要求3所述的半导体结构的形成方法，其特征在于，在形成所述衬垫层后，在通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂之前，所述半导体结构的形成方法还包括：去除部分厚度的所述牺牲层，形成填充层，所述填充层暴露出所述底部凹槽的部分侧壁；通过所述底部凹槽对位于栅极结构下方的鳍部进行离子掺杂的步骤包括：对所述填充层和所述衬垫层露出的鳍部进行离子掺杂；在形成所述防扩散掺杂区后，所述半导体结构的形成方法还包括：去除所述填充层。5.如权利要求4所述的半导体结构的形成方法，其特征在于，在形成所述填充层的步骤中，所述填充层与所述衬垫层暴露出的鳍部的高度为30nm至50nm。6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述填充层的材料包括旋涂碳、有机介电层材料或旋涂氧化硅。7.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述衬垫层的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一种或两种。8.如权利要求2所述的半导体结构的形成方法，其特征在于，所述衬垫层的材料包括氮化硅...

【专利技术属性】
技术研发人员：亚伯拉罕，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：