半导体结构及半导体结构的形成方法技术

一种半导体结构及半导体结构的形成方法，结构包括：衬底；位于衬底上的栅极结构；位于衬底上的介质结构，所述介质结构覆盖所述栅极结构；位于介质结构内的第一导电插塞，所述第一导电插塞位于所述栅极结构一侧或两侧；位于介质结构内的开口，所述开口暴露出所述栅极结构；位于开口顶部的第一介质层，所述第一介质层将所述开口封闭。所述半导体结构的性能得到了提升。了提升。了提升。

【技术实现步骤摘要】
半导体结构及半导体结构的形成方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

技术介绍

[0002]随着半导体工艺的技术节点持续降低，半导体结构的尺寸越来越小，栅极结构两侧的空间也需要缩小，以增加半导体结构单元的密度。但是栅极结构与孔塞间侧墙的减薄增大了栅极结构与孔塞的寄生电容，降低读写速度以及增大读写操作时对存储单元数据的干扰。
[0003]为了降低寄生电容、提高读写速度和，在栅极结构和孔塞之间制备空气隙(air gap)是很有效的方法。
[0004]然而，现有的制备空气隙的方法还有待提升。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升制备空气隙的方法及半导体结构的性能。
[0006]为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底；位于衬底上的栅极结构；位于衬底上的介质结构，所述介质结构覆盖所述栅极结构；位于介质结构内的第一导电插塞，所述第一导电插塞位于所述栅极结构一侧或两侧；位于介质结构内的开口，所述开口暴露出所述栅极结构；位于开口顶部的第一介质层，所述第一介质层将所述开口封闭成密闭腔。
[0007]可选的，所述开口包括第一开口，所述第一开口位于所述第一导电插塞和所述栅极结构之间。
[0008]可选的，还包括：位于第一开口顶部的第一介质层，所述第一介质层将所述第一开口封闭成第一密闭腔。
[0009]可选的，所述第一开口的深宽比范围为：5～20。
[0010]可选的，所述开口还包括第二开口，所述第二开口位于所述第三介质层内，所述第二开口暴露出部分所述栅极结构顶部表面。
[0011]可选的，还包括：位于第二开口内的第一介质层，所述第一介质层将第二开口封闭成第二密闭腔。
[0012]可选的，所述第二开口的深宽比范围为：10～30。
[0013]可选的，所述介质结构包括第二介质层和位于第二介质层上的第三介质层，所述第二介质层位于所述栅极结构侧壁表面，所述第三介质层位于所述栅极结构顶部表面。
[0014]可选的，所述栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅极结构位于所述第二介质层内。
[0015]可选的，所述栅介质层材料的介电常数大于3.7，所述栅介质层的材料包括氧化铪
或氧化铝；所述栅极层的材料包括金属，所述金属包括钨。
[0016]可选的，还包括：位于衬底上的过渡层，所述栅介质层位于所述过渡层表面；位于栅介质层上的功函数层，所述栅极层位于所述功函数层表面。
[0017]可选的，还包括：位于介质结构内的第二导电插塞，所述第二导电插塞与所述栅极结构顶部电连接。
[0018]可选的，还包括：位于介质结构顶部表面和第一介质层顶部表面的第四介质层；位于第四介质层内的第一金属层，所述第一金属层与所述第二导电插塞电连接。
[0019]可选的，还包括：位于栅极结构两侧衬底内的源漏掺杂区；所述第一导电插塞与所述源漏掺杂区电连接。
[0020]可选的，所述衬底包括基底和位于基底上的若干鳍部结构；所述栅极结构横跨所述若干鳍部结构。
[0021]可选的，所述第一介质层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
[0022]相应地，本专利技术技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅极结构、牺牲侧墙和介质结构，所述牺牲侧墙位于所述栅极结构的侧壁表面，所述介质结构位于所述衬底上且位于所述牺牲侧墙表面；在所述介质结构内形成第一导电插塞，所述第一导电插塞位于所述栅极结构一侧或两侧；去除所述牺牲侧墙，在所述介质结构内形成开口，所述开口暴露出所述栅极结构；在所述开口顶部形成第一介质层，所述第一介质层将所述开口封闭成密闭腔。
[0023]可选的，所述介质结构包括第二介质层，所述第二介质层位于所述栅极结构侧壁表面。
[0024]可选的，所述开口包括第一开口，所述第一开口位于所述第一导电插塞和所述栅极结构之间，且所述第一开口位于所述第二介质层内。
[0025]可选的，还包括：在第一开口顶部形成第一介质层，所述第一介质层将所述第一开口封闭成第一密闭腔。
[0026]可选的，所述第一开口的深宽比范围为：5～20。
[0027]可选的，所述介质结构还包括：位于第二介质层表面的第三介质层。
[0028]可选的，所述开口还包括第二开口，所述第二开口位于所述第三介质层内，所述第二开口暴露出牺牲侧墙顶部表面和部分栅极结构顶部表面。
[0029]可选的，还包括：在第二开口内形成第一介质层，所述第一介质层将所述第二开口封闭成第二密闭腔。
[0030]可选的，所述第二开口的深宽比范围为：10～30。
[0031]可选的，形成所述第一介质层的工艺包括化学气相沉积工艺。
[0032]可选的，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。
[0033]可选的，所述栅介质层材料的介电常数大于3.7，所述栅介质层的材料包括氧化铪或氧化铝；所述栅极层的材料包括金属，所述金属包括钨。
[0034]可选的，所述栅极结构的形成方法包括：在衬底上形成伪栅极结构；在伪栅极结构侧壁形成牺牲侧墙；在衬底上形成第二介质层，所述第二介质层暴露出所述伪栅极结构顶部表面和所述牺牲侧墙顶部表面；去除所述伪栅极结构，在所述第二介质层内形成栅极开
口；在所述栅极开口内形成栅极结构。
[0035]可选的，还包括：位于衬底上的过渡层，所述栅介质层位于所述过渡层表面；位于栅介质层上的功函数层，所述栅极层位于所述功函数层表面。
[0036]可选的，还包括：在栅极结构顶部表面形成保护层；去除所述牺牲侧墙的同时，也去除所述保护层。
[0037]可选的，所述保护层的形成方法包括：形成栅极结构之后，回刻蚀所述栅极层，在第二介质层内形成凹槽；在凹槽内形成所述保护层。
[0038]可选的，所述保护层的材料与所述牺牲侧墙的材料相同。
[0039]可选的，所述保护层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
[0040]可选的，去除所述牺牲侧墙之前，还包括：在介质结构内形成第二导电插塞，所述第二导电插塞与所述栅极结构顶部电连接。
[0041]可选的，形成第一介质层之后，还包括：在所述介质结构顶部表面和第一介质层顶部表面形成第四介质层；在所述第四介质层内形成第一金属层，所述第一金属层与所述第二导电插塞电连接。
[0042]可选的，在衬底上形成介质结构之前，还包括：在栅极结构两侧衬底内形成源漏掺杂区；所述第一导电插塞与所述源漏掺杂区电连接。
[0043]可选的，所述衬底包括基底和位于基底上的若干鳍部结构；所述栅极结构横跨所述若干鳍部结构。...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；位于衬底上的栅极结构；位于衬底上的介质结构，所述介质结构覆盖所述栅极结构；位于介质结构内的第一导电插塞，所述第一导电插塞位于所述栅极结构一侧或两侧；位于介质结构内的开口，所述开口暴露出所述栅极结构；位于开口顶部的第一介质层，所述第一介质层将所述开口封闭成密闭腔。2.如权利要求1所述半导体结构，其特征在于，所述开口包括第一开口，所述第一开口位于所述第一导电插塞和所述栅极结构之间。3.如权利要求2所述半导体结构，其特征在于，还包括：位于第一开口顶部的第一介质层，所述第一介质层将所述第一开口封闭成第一密闭腔。4.如权利要求2所述半导体结构，其特征在于，所述第一开口的深宽比范围为：5～20。5.如权利要求2所述半导体结构，其特征在于，所述开口还包括第二开口，所述第二开口位于所述第三介质层内，所述第二开口暴露出部分所述栅极结构顶部表面。6.如权利要求5所述半导体结构，其特征在于，还包括：位于第二开口内的第一介质层，所述第一介质层将第二开口封闭成第二密闭腔。7.如权利要求5所述半导体结构，其特征在于，所述第二开口的深宽比范围为：10～30。8.如权利要求1所述半导体结构，其特征在于，所述介质结构包括第二介质层和位于第二介质层上的第三介质层，所述第二介质层位于所述栅极结构侧壁表面，所述第三介质层位于所述栅极结构顶部表面。9.如权利要求8所述半导体结构，其特征在于，所述栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅极结构位于所述第二介质层内。10.如权利要求9所述半导体结构，其特征在于，所述栅介质层材料的介电常数大于3.7，所述栅介质层的材料包括氧化铪或氧化铝；所述栅极层的材料包括金属，所述金属包括钨。11.如权利要求9所述半导体结构，其特征在于，还包括：位于衬底上的过渡层，所述栅介质层位于所述过渡层表面；位于栅介质层上的功函数层，所述栅极层位于所述功函数层表面。12.如权利要求1所述半导体结构，其特征在于，还包括：位于介质结构内的第二导电插塞，所述第二导电插塞与所述栅极结构顶部电连接。13.如权利要求12所述半导体结构，其特征在于，还包括：位于介质结构顶部表面和第一介质层顶部表面的第四介质层；位于第四介质层内的第一金属层，所述第一金属层与所述第二导电插塞电连接。14.如权利要求1所述半导体结构，其特征在于，还包括：位于栅极结构两侧衬底内的源漏掺杂区；所述第一导电插塞与所述源漏掺杂区电连接。15.如权利要求1所述半导体结构，其特征在于，所述衬底包括基底和位于基底上的若干鳍部结构；所述栅极结构横跨所述若干鳍部结构。16.如权利要求1所述半导体结构，其特征在于，所述第一介质层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅和氮碳氧化硅中的一种或
多种的组合。17.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成栅极结构、牺牲侧墙和介质结构，所述牺牲侧墙位于所述栅极结构的侧壁表面，所述介质结构位于所述衬底上且位于所述牺牲侧墙表面；在所述介质结构内形成第一导电插塞，所述第一导电插塞位于所述栅极结构一侧或两侧；去除所述牺牲侧墙，在所述介质结构内形成开口，所述开口暴露出所述栅极结构；在所述开口顶部形成第一介质层，所述第一介质层将所述开口封闭成密闭腔。18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述介质结构包括第二介质层，所述第二介质层位于所述栅极结构侧壁表面。19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述开口包括第一开口，所述第一开口位于所述第一导电插塞和所述栅极结构之间，且所述第一开口位于所述第二介质层内。20.如权利要求19所述的半导体结构的形成方法，其特征在于，还包括：在第一开口顶部形成第一介质层，所述第...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：