有源区、有源区阵列及其形成方法技术

本发明专利技术涉及一种有源区、有源区阵列及其形成方法，有源区形成于衬底中，有源区中设有字线结构，字线结构沿第一方向贯穿有源区，并将有源区划分为源极区和漏极区，源极区和漏极区沿第二方向排列，且漏极区在第三方向上的尺寸大于源极区在第三方向上的尺寸；其中，第一方向与第二方向之间的夹角为锐角，第三方向垂直于第二方向。通过使有源区中的漏极区在第三方向上的尺寸大于源极区在第三方向上的尺寸，可以在漏极区上设置较大尺寸的接触孔，从而增大漏极区与接触孔之间的接触面积，根据寄生电阻的产生原理可知，增大接触面积可以减小漏极区与接触孔之间的寄生电阻，从而提高动态随机存储器的感应裕度和充放电速度的特性。储器的感应裕度和充放电速度的特性。储器的感应裕度和充放电速度的特性。

【技术实现步骤摘要】
有源区、有源区阵列及其形成方法


[0001]本专利技术涉及半导体领域，特别是涉及一种有源区、有源区阵列及其形成方法。

技术介绍

[0002]科学技术的不断发展使人们对半导体技术的要求越来越高，半导体器件的面积不断缩小，因此对半导体的制造工艺和器件性能提出了更高的要求。
[0003]半导体存储器是一种利用半导体电路进行存取的存储器,其中，动态随机存取存储器(Dynamic Random Access Memory，DRAM)以其快速的存储速度和高集成度被广泛应用于各个领域。动态随机存储器包括多个重复的存储单元，随着动态随机存储器的集成度不断提高，位线接触孔与相应有源区的漏极之间的寄生电阻增大，从而降低了动态随机存储器的感应裕度和存储电容的充放电速度。

技术实现思路

[0004]基于此，有必要针对位线接触孔与漏极之间的寄生电阻较大的问题，提供一种有源区、有源区阵列及其形成方法。
[0005]一种有源区，形成于衬底中，所述有源区中设有字线结构，所述字线结构沿第一方向贯穿所述有源区，并将所述有源区划分为源极区和漏极区，所述源极区和所述漏极区沿第二方向排列，且所述漏极区在第三方向上的尺寸大于所述源极区在所述第三方向上的尺寸；
[0006]其中，所述第一方向与所述第二方向之间的夹角为锐角，所述第三方向垂直于所述第二方向。
[0007]在其中一个实施例中，所述有源区中设有两条贯穿所述有源区的所述字线结构，并将所述有源区划分为一个所述漏极区和两个所述源极区，所述源极区和所述漏极区沿所述第二方向以源极区、漏极区、源极区的顺序排列，且所述漏极区在所述第三方向上的尺寸大于每个所述源极区在所述第三方向上的尺寸。
[0008]在其中一个实施例中，两个所述源极区在所述第三方向上的尺寸相同，所述漏极区在所述第三方向上的尺寸为所述源极区在第三方向上的尺寸的M倍,其中，M的取值范围为1.01至1.8。
[0009]在其中一个实施例中，所述有源区具有一对称轴，所述有源区关于所述对称轴呈中心对称，所述对称轴的延伸方向垂直于所述衬底；
[0010]两个所述源极区关于所述有源区的对称轴呈中心对称设置。
[0011]在其中一个实施例中，所述源极区与电容孔的电极电性连接，所述源极区用于向所述电容孔传输待存储数据或传输从所述电容孔提取的已存储数据；
[0012]所述漏极区通过接触孔与位线电性连接，所述漏极区用于传输从所述位线获取所述待存储数据或向所述位线传输提取的所述已存储数据。
[0013]一种有源区阵列，包括：
[0014]多个如上述的有源区，多个所述有源区呈阵列式排布，同一行的所述有源区共用一条字线结构，同一列的所述有源区共用一条位线结构；
[0015]隔离结构，形成于衬底中，用于隔离相邻的所述有源区。
[0016]在其中一个实施例中，所述衬底的表面形成有存储节点接触，所述存储节点接触与所述有源区的源极区一一对应且电性连接，多个所述存储节点接触之间互相隔离设置。
[0017]在其中一个实施例中，所述存储节点接触的表面设有连接焊盘，所述存储节点接触和所述连接焊盘电性连接，所述存储节点接触和所述连接焊盘共同用于连通所述源极区和电容孔的电极，所述电容孔与所述源极区一一对应。
[0018]在其中一个实施例中，相邻的六个所述电容孔在水平面内呈正六边形排列，所述正六边形的每个顶角均设有一个所述电容孔，所述正六边形的中心设有一个所述电容孔。
[0019]一种有源区阵列的形成方法，用于形成如上述的有源区阵列，所述形成方法包括：
[0020]在衬底表面形成硬掩膜层；
[0021]图形化所述硬掩膜层，所述硬掩膜层的图形与待形成的所述有源区阵列的图形相匹配；
[0022]通过图形化的所述硬掩膜层蚀刻所述衬底，以定义所述有源区阵列的位置；
[0023]根据定义的所述位置在所述衬底中形成所述有源区阵列。
[0024]上述有源区、有源区阵列及其形成方法，所述有源区形成于衬底中，所述有源区中设有字线结构，所述字线结构沿第一方向贯穿所述有源区，并将所述有源区划分为源极区和漏极区，所述源极区和所述漏极区沿第二方向排列，且所述漏极区在第三方向上的尺寸大于所述源极区在所述第三方向上的尺寸；其中，所述第一方向与所述第二方向之间的夹角为锐角，所述第三方向垂直于所述第二方向。通过使有源区中的漏极区在第三方向上的尺寸大于源极区在第三方向上的尺寸，可以在漏极区上设置较大尺寸的接触孔，从而增大漏极区与接触孔之间的接触面积，根据寄生电阻的产生原理可知，增大接触面积可以减小漏极区与接触孔之间的寄生电阻，从而提高动态随机存储器的感应裕度和充放电速度的特性。
附图说明
[0025]图1为一实施例的有源区100的俯视示意图；
[0026]图2为图1实施例的有源区100沿AA
’
方向的剖面示意图；
[0027]图3为在图1实施例的漏极区130上设置的接触孔310的俯视示意图；
[0028]图4为另一实施例的有源区100的俯视示意图；
[0029]图5为一实施例的呈中心对称的有源区100的俯视示意图；
[0030]图6为图5实施例的有源区100的虚线框部分的局部放大图；
[0031]图7为一实施例的有源区阵列的俯视示意图；
[0032]图8为一实施例的在有源区100上形成存储节点接触400、连接焊盘500和电容孔600后的器件结构的剖面示意图；
[0033]图9为一实施例的电容孔600的俯视示意图；
[0034]图10为一实施例的有源区阵列的形成方法的流程图；
[0035]图11为一实施例的S210步骤后的初始有源区图形的示意图；
[0036]图12为图11实施例的第二掩膜版的示意图；
[0037]图13为图11实施例的第三掩膜版的示意图；
[0038]图14为图11实施例的裁剪掩膜图形的示意图；
[0039]图15为一示例的衬底蚀刻前的器件的剖面示意图；
[0040]图16为图15示例的衬底蚀刻后的器件的剖面示意图。
[0041]元件标号说明：
[0042]衬底：10；有源区：100；字线结构：200；源极区：120；第一边：121；第二边：122；第三边：123；第四边：124；漏极区：130；对称轴：140；硬掩膜层：101；掩膜沟槽：1011；裁剪掩膜图形：102；裁剪子图形：1021；位线结构：300；接触孔：310；位线：320；存储节点接触：400；连接焊盘：500；电容孔：600；隔离结构：700；浅沟槽：701
具体实施方式
[0043]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种有源区，形成于衬底中，其特征在于，所述有源区中设有字线结构，所述字线结构沿第一方向贯穿所述有源区，并将所述有源区划分为源极区和漏极区，所述源极区和所述漏极区沿第二方向排列，且所述漏极区在第三方向上的尺寸大于所述源极区在所述第三方向上的尺寸；其中，所述第一方向与所述第二方向之间的夹角为锐角，所述第三方向垂直于所述第二方向。2.根据权利要求1所述的有源区，其特征在于，所述有源区中设有两条贯穿所述有源区的所述字线结构，并将所述有源区划分为一个所述漏极区和两个所述源极区，所述源极区和所述漏极区沿所述第二方向以源极区、漏极区、源极区的顺序排列，且所述漏极区在所述第三方向上的尺寸大于每个所述源极区在所述第三方向上的尺寸。3.根据权利要求2所述的有源区，其特征在于，两个所述源极区在所述第三方向上的尺寸相同，所述漏极区在所述第三方向上的尺寸为所述源极区在第三方向上的尺寸的M倍,其中，M的取值范围为1.01至1.8。4.根据权利要求2所述的有源区，其特征在于，所述有源区具有一对称轴，所述有源区关于所述对称轴呈中心对称，所述对称轴的延伸方向垂直于所述衬底；两个所述源极区关于所述有源区的对称轴呈中心对称设置。5.根据权利要求1所述的有源区，其特征在于，所述源极区与电容孔的电极电性连接，所述源极区用于向所述电容孔传输待存储数据或传输从所述电容孔提取的已存储数据；所述漏极区通过接触孔与位线电性连接，所述漏极区用于传输从...

【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：