降低成本型B码解码对时方法技术

本发明专利技术涉及一种降低成本型B码解码对时方法，其基于降低成本型B码解码对时系统，GD32单片机通过UART串口和GPIO引脚分别连接CPU；包括步骤1至步骤6，其中，在步骤5中，GD32单片机将当前第二时间通过UART串口发送至CPU，CPU不立即显示当前第二时间；在步骤6中，在捕获到当前第二时间的秒脉冲信号的上升沿后，GD32单片机通过GPIO引脚将其发送至CPU，CPU接收到秒脉冲信号的上升沿后，将当前第二时间立即显示；其整体结构设计巧妙合理，便于调试，而且，硬件成本较低，一方面，大大减少占用PCB板面积，继而降低PCB板生产及设计成本，另一方面，GD32单片机的耗电低，无需额外进行散热处理；以及，能够快速对B码码源快速解码的同时提高对时精度。度。度。

【技术实现步骤摘要】
降低成本型B码解码对时方法


[0001]本专利技术涉及一种B码解码对时
，尤其是指一种降低成本型B码解码对时方法。

技术介绍

[0002]IRIG时间编码序列是由美国国防部下属的靶场仪器组(IRIG)提出并被普遍应用的时间信息传输系统。该时码序列分为G、A、B、E、H、D共六种编码格式，应用最广泛的是IRIG
‑
B格式，其简称B码，其突出优点是将时间同步信号和秒、分、时、天等时间码信息加载到频率为1kHz的信号载体中。
[0003]现有要对IRIG
‑
B信号进行解码并识别必须进行脉宽检测，并利用解码间隔快速上传到CPU 26 进行同步对时。但当前时间是在B码“准时”信号过后才开始提供，无论解码和传输的速度多快都存在延时。例如，如图1所示，现有的对时方法一般如下：GPS的B码码源21依次经过RS485芯片22、FPGA芯片23、百兆PHY芯片24以及网络芯片25后才发送至CPU 26，其存在以下缺点：1、FPGA芯片23、百兆PHY芯片24以及网络芯片25的成本高；2、FPGA芯片23、百兆PHY芯片24以及网络芯片25占用PCB板面积大，导致PCB生产及设计成本增加；3、FPGA芯片23、百兆PHY芯片24以及网络芯片25的耗电量大，容易产生大量功耗和热量导致需要额外进行散热处理；4、整体结构复杂，调试难度大；因此，本专利技术专利申请中，申请人精心研究了一种降低成本型B码解码对时方法来解决上述问题。

技术实现思路

[0004]本专利技术针对上述现有技术所存在不足，主要目的在于提供一种降低成本型B码解码对时方法，其整体结构设计巧妙合理，便于调试，而且，硬件成本较低，一方面，大大减少占用PCB板面积，继而降低PCB板生产及设计成本，另一方面，GD32单片机的耗电低，无需额外进行散热处理；以及，能够快速对B码码源快速解码的同时提高对时精度。
[0005]为实现上述之目的，本专利技术采取如下技术方案：一种降低成本型B码解码对时方法，其基于降低成本型B码解码对时系统，所述降低成本型B码解码对时系统包括有GD32单片机、CPU以及用于接收来自GPS之B码码源所发出RS485信号的RS485芯片；所述RS485芯片的输出端连接GD32单片机，用于将所接收的RS485信号转换成并将其GD32单片机可识别的TTL信号并将TTL信号发送至GD32单片机；所述GD32单片机具有波特率为921600bps的UART串口以及带上升沿中断捕获使能的GPIO引脚，所述GD32单片机通过UART串口和GPIO引脚分别连接CPU；
包括有如下步骤：步骤1：GD32单片机捕获B码信号；步骤2：GD32单片机对捕获后的B码信号解码；步骤3：GD32单片机通过对B码信号解码获取当前第一时间；步骤4：GD32单片机将当前第一时间增加预设秒，得到当前第二时间；步骤5：GD32单片机将当前第二时间通过UART串口发送至CPU，CPU接收到当前第二时间后暂存且不立即显示当前第二时间；步骤6：在捕获到当前第二时间的秒脉冲信号的上升沿后，GD32单片机通过GPIO引脚将所捕获到的对应当前第二时间的秒脉冲信号的上升沿发送至CPU，CPU接收到秒脉冲信号的上升沿后，将当前第二时间立即显示。
[0006]作为一种优选方案，在步骤4中，预设秒为1秒。
[0007]作为一种优选方案，在步骤3中，GD32单片机通过对B码信号解码还获取闰秒信息。
[0008]作为一种优选方案，在步骤4中，GD32单片机先通过闰秒信息判断预设秒后应到来的时间，再将当前第一时间增加预设秒，得到当前第二时间。
[0009]本专利技术与现有技术相比具有明显的优点和有益效果，具体而言：其主要是通过GD32单片机通过UART串口和GPIO引脚分别连接CPU，整体结构设计巧妙合理，便于调试，而且，硬件成本较低，一方面，大大减少占用PCB板面积，继而降低PCB板生产及设计成本，另一方面，GD32单片机的耗电低，无需额外进行散热处理；以及，能够快速对B码码源快速解码的同时提高对时精度。
[0010]为更清楚地阐述本专利技术的结构特征和功效，下面结合附图与具体实施例来对其进行详细说明。
附图说明
[0011]图1是现有技术的大致原理框图；图2是本专利技术之较佳实施例的大致原理框图；图3是本专利技术之较佳实施例的流程图。
[0012]附图标号说明：11、B码码源
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12、RS485芯片13、GD32单片机
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
14、CPU21、B码码源
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
22、RS485芯片23、FPGA芯片
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
24、百兆PHY芯片25、网络芯片
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
26、CPU。
具体实施方式
[0013]下面结合附图与具体实施方式对本专利技术作进一步描述。
[0014]如图2和图3所示，一种降低成本型B码解码对时方法，其基于降低成本型B码解码对时系统，所述降低成本型B码解码对时系统包括有GD32单片机13、CPU以及用于接收来自GPS之B码码源11所发出RS485信号的RS485芯片12；所述RS485芯片12的输出端连接GD32单片机13，用于将所接收的RS485信号转换成
并将其GD32单片机13可识别的TTL信号并将TTL信号发送至GD32单片机13；所述GD32单片机13具有波特率为921600bps的UART串口以及带上升沿中断捕获使能的GPIO引脚，所述GD32单片机13通过UART串口和GPIO引脚分别连接CPU 14；在本实施例中，所述RS485芯片12采用的是InterSil公司的ISL3152EIBZ，所述GD32单片机13采用的是北京兆易创新公司的GD32F103C8T6的主频为108MHz的GD32单片机13。需要说明的是，本实施例并不限于以上型号的RS485芯片12和GD32单片机13，也可以为其他型号的RS485芯片12和GD32单片机13，在此不作限定。包括有如下步骤：步骤1：GD32单片机13捕获B码信号，即接收到两个连续P码源；步骤2：GD32单片机13对捕获后的B码信号解码；步骤3：GD32单片机13通过对B码信号解码获取当前第一时间和闰秒信息；步骤4：GD32单片机13先通过闰秒信息判断预设秒后应到来的时间，再将当前第一时间增加预设秒，得到当前第二时间；在本实施例中，预设秒为1秒，当然也可以为其他时间，在此不作限定。所述GD32单片机13通过对60码源至68码源进行解码，得出正负闰秒预告进而得到所要增加的预设秒。
[0015]接下来举例大致说明下情况：当前第一时间为XX年X月X日08：59：58并未收到闰秒标识，则当前第二时间显示为XX年X月X日08：59：59；如当前第一时间为XX年X月X日08：59：58并收到负闰秒预告标识，则当前第二时间显示为XX年X月X日09：00：00；需要说明的是，在负闰秒预告标识的时候本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低成本型B码解码对时方法，其特征在于：其基于降低成本型B码解码对时系统，所述降低成本型B码解码对时系统包括有GD32单片机、CPU以及用于接收来自GPS之B码码源所发出RS485信号的RS485芯片；所述RS485芯片的输出端连接GD32单片机，用于将所接收的RS485信号转换成并将其GD32单片机可识别的TTL信号并将TTL信号发送至GD32单片机；所述GD32单片机具有波特率为921600bps的UART串口以及带上升沿中断捕获使能的GPIO引脚，所述GD32单片机通过UART串口和GPIO引脚分别连接CPU；包括有如下步骤：步骤1：GD32单片机捕获B码信号；步骤2：GD32单片机对捕获后的B码信号解码；步骤3：GD32单片机通过对B码信号解码获取当前第一时间；步骤4：GD32单片机将当前第一时间增加预设秒，得到当...

【专利技术属性】
技术研发人员：董学慧，
申请(专利权)人：北京华电众信技术股份有限公司，
类型：发明
国别省市：