一种III-V族氮化物半导体基板及制备方法技术

本发明专利技术公开一种III

【技术实现步骤摘要】
一种III
‑
V族氮化物半导体基板及制备方法


[0001]本专利技术涉及半导体
，特别涉及一种III
‑
V族氮化物半导体基板及制备方法。

技术介绍

[0002]III
‑
V族氮化物半导体被称为第三代半导体材料，具有禁带宽度大、化学稳定性好、抗辐照性强、击穿场强大和效率高等优点，可用于制作半导体光电器件和电子器件等，在半导体照明、激光显示、新能源汽车、5G移动通信、太赫兹安检和手机快充等领域具有重要的应用市场。
[0003]由于自支撑GaN或AlN衬底尺寸较小，且价格非常昂贵，因此大多数III
‑
V族氮化物半导体材料均异质外延生长在蓝宝石衬底上。而蓝宝石衬底的热导率很小，导致器件的热阻较大，严重影响了器件散热。另外对于III
‑
V族氮化物半导体发光二极管，较厚的蓝宝石衬底还会影响器件的取光效率。
[0004]对于蓝宝石衬底III
‑
V族氮化物器件，通常采用激光剥离的方法来制备薄膜器件，由于激光剥离会产生大量的热量和应力，非常容易产生裂纹，这种现象在制备蓝宝石衬底高Al组分AlGaN薄膜器件时尤其严重，由于高Al组分AlGaN薄膜器件生长时通常采用AlN作为缓冲层，而AlN的禁带宽度较大(6.2eV)且AlN外延材料比较脆，在受到冲击时容易破裂，因此很难制备薄膜半导体器件。
[0005]为制备III
‑
V族氮化物薄膜半导体器件，现有技术提出采用大尺寸、低成本的硅衬底来外延生长制备III
‑
V族氮化物半导体器件，随后通过减薄、研磨、干法刻蚀或湿法腐蚀等工艺去除硅衬底，从而制备III
‑
V族氮化物薄膜半导体器件基板。这种方法有几大缺点：(1)由于硅衬底较厚，需先通过减薄、研磨等方法将硅衬底减薄后再进行干法刻蚀或湿法腐蚀，因此制备工艺复杂；(2)干法刻蚀或湿法腐蚀去除硅衬底的过程中，容易对器件结构造成损伤，影响器件性能；(3)III
‑
V族氮化物半导体材料生长用的硅衬底在制备过程中均已去除，无法重复利用，导致器件成本较高。

技术实现思路

[0006]本专利技术的主要目的是提供一种III
‑
V族氮化物半导体基板的制备方法，旨在解决现有III
‑
V族氮化物半导体基板衬底分离工艺复杂、成本高、性能不佳的问题。
[0007]为实现上述目的，本专利技术提出一种III
‑
V族氮化物半导体基板的制备方法，包括：
[0008]步骤一：样品的制备，包括：
[0009]提供衬底，所述衬底具有相对设置的第一表面和第二表面；
[0010]在所述衬底的第一表面上生长形成缓冲层；
[0011]在所述缓冲层上生长III
‑
V族氮化物半导体材料层；
[0012]步骤二：样品的电化学腐蚀，将样品和惰性金属放入电解质溶液中，并将所述衬底的第二表面连接电源正极，将电源负极连接惰性金属，通电进行电化学腐蚀，所述衬底和所
述缓冲层之间被腐蚀分离，得到III
‑
V族氮化物半导体基板。
[0013]可选地，步骤一：样品的制备，还包括：
[0014]在所述III
‑
V族氮化物半导体材料层上沉积形成键合层；
[0015]在所述键合层上键合支撑基板。
[0016]可选地，所述衬底包括硅衬底、蓝宝石衬底和碳化硅衬底中的任意一种或两种以上的组合。
[0017]可选地，所述缓冲层材料包括单层或多层Al
x
In
y
Ga1‑
x
‑
y
N，其中0≤x,y≤1，且0≤(x+y)≤1。
[0018]可选地，所述缓冲层材料包括GaN、AlN和AlGaN中的任意一种或两种以上的组合。
[0019]可选地，所述键合层包括金属键合层或非金属键合层，所述金属键合层采用的材料包括AuSn、NiSn、AuAu、NiGe中的任意一种或两种以上的组合，所述非金属键合层包括有机物键合层和/或氧化物键合层。
[0020]可选地，所述支撑基板包括硅衬底、铜支撑片、钼铜支撑片、钼支撑片、陶瓷基板、氮化铝、金刚石中的任意一种或两种以上的组合。
[0021]可选地，所述衬底的第二表面形成有金属电极，所述金属电极包括Ni、Ti、Pd、Pt、Au、Al、In、TiN、ITO、AuGe、AuGeNi和IGZO中的任意一种或两种以上的组合。
[0022]可选地，所述电解质溶液包括碱性溶液或酸性溶液，所述碱性溶液包括KOH、NaOH、TMAH或(NH4)2S等中的任意一种或两种以上的组合，所述酸性溶液包括H3PO4、草酸、HF或HNO3等中的任意一种或两种以上的组合。
[0023]本专利技术还提出一种III
‑
V族氮化物半导体基板，通过上述任一一种III
‑
V族氮化物半导体基板制备方法制备得到。
[0024]本专利技术技术方案通过在衬底与缓冲层之间形成异质结，界面处会形成高导电层，电化学腐蚀会从此高导电层开始腐蚀，从而将III
‑
V族氮化物半导体材料层和硅衬底进行剥离，这种剥离方法具有工艺简单、成本低等优点，适合大规模生产。
附图说明
[0025]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0026]图1为在衬底上依次生长缓冲层和III
‑
V族氮化物半导体材料层后的结构示意图；
[0027]图2为在III
‑
V族氮化物半导体材料层上沉积键合层并键合支撑基板后的结构示意图；
[0028]图3为本技术方案中电化学腐蚀装置示意图；
[0029]图4为本技术方案中衬底完全剥离后的结构示意图；
[0030]图5为本技术方案的III
‑
V族氮化物半导体基板制备方法的流程示意图。
[0031]附图标号说明：
[0032]101：衬底；102：缓冲层；103：III
‑
V族氮化物半导体材料层；104：键合层；105：支撑基板，106：金属电极。
[0033]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0034]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。...

【技术保护点】

【技术特征摘要】
1.一种III
‑
V族氮化物半导体基板的制备方法，其特征在于，包括：步骤一：样品的制备，包括：提供衬底，所述衬底具有相对设置的第一表面和第二表面；在所述衬底的第一表面上生长形成缓冲层；在所述缓冲层上生长III
‑
V族氮化物半导体材料层；步骤二：样品的电化学腐蚀，将样品和惰性金属放入电解质溶液中，并将所述衬底的第二表面连接电源正极，将电源负极连接惰性金属，通电进行电化学腐蚀，所述衬底和所述缓冲层之间被腐蚀分离，得到III
‑
V族氮化物半导体基板。2.如权利要求1所述的一种III
‑
V族氮化物半导体基板的制备方法，其特征在于，步骤一：样品的制备，还包括：在所述III
‑
V族氮化物半导体材料层上沉积形成键合层；在所述键合层上键合支撑基板。3.如权利要求2所述的一种III
‑
V族氮化物半导体基板的制备方法，其特征在于，所述衬底包括硅衬底、蓝宝石衬底和碳化硅衬底中的任意一种或两种以上的组合。4.如权利要求3所述的一种III
‑
V族氮化物半导体基板的制备方法，其特征在于，所述缓冲层材料包括单层或多层Al
x
In
y
Ga1‑
x
‑
y
N，其中0≤x,y≤1，且0≤(x+y)≤1。5.如权利要求4所述的一种III
‑
V族氮化物半导体基板的制备方法，其特征在于，所...

【专利技术属性】
技术研发人员：冯美鑫，蒋天浩，孙钱，邓彪，李昌群，杨勇，吕小翠，
申请(专利权)人：中国科学院苏州纳米技术与纳米仿生研究所中国科学院苏州纳米技术与纳米仿生研究所广东佛山研究院，
类型：发明
国别省市：