半导体器件和形成半导体晶体管器件的方法技术

一种形成半导体晶体管器件的方法。所述方法包括在衬底上方形成鳍形沟道结构，以及在鳍结构的相对端上形成第一源极/漏极外延结构和第二源极/漏极外延结构。所述方法还包括形成围绕鳍结构的金属栅极结构。所述方法还包括翻转并部分地去除衬底以形成背侧覆盖沟槽，同时沿着第一源极/漏极外延结构和第二源极/漏极外延结构的上侧壁保留衬底的下部作为保护间隔件。所述方法还包括在背侧覆盖沟槽中形成背侧介电帽。本申请的实施例还涉及半导体器件。本申请的实施例还涉及半导体器件。本申请的实施例还涉及半导体器件。

【技术实现步骤摘要】
半导体器件和形成半导体晶体管器件的方法


[0001]本申请的实施例涉及半导体器件和形成半导体晶体管器件的方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数式增长。IC材料和设计的技术进步已经产生多代IC，其每一代都比上一代具有更小且更复杂的电路。在IC的发展过程中，功能密度(即每个芯片区互连器件的数量)普遍增加，而其几何尺寸(即使用制造工艺中可制造的最小元件(或线路))已经减小。这种按比例缩小工艺一般通过提高生产效率和降低相关成本带来效益。这种按比例缩小也增加了加工和制造IC的复杂度。

技术实现思路

[0003]本申请的一些实施例提供了一种形成半导体晶体管器件的方法，所述方法包括：在衬底上方形成鳍形沟道结构；在所述鳍形沟道结构的相对端上形成第一源极/漏极外延结构和第二源极/漏极外延结构；围绕所述鳍形沟道结构形成金属栅极结构；从所述衬底的背侧部分地去除所述衬底以形成背侧覆盖沟槽，同时沿着所述第一源极/漏极外延结构和所述第二源极/漏极外延结构的上侧壁保留所述衬底的下部作为保护间隔件；以及在所述背侧覆盖沟槽中形成背侧介电帽。
[0004]本申请的另一些实施例提供了一种形成半导体晶体管器件的方法，所述方法包括：在衬底上方形成鳍形沟道结构；在所述鳍形沟道结构的一侧上的衬底中形成牺牲源极/漏极接触件；在所述鳍形沟道结构的相对端上形成第一源极/漏极外延结构和第二源极/漏极外延结构，所述第一源极/漏极外延结构位于所述牺牲源极/漏极接触件上面；围绕所述鳍形沟道结构形成金属栅极结构；翻转并减薄所述衬底；沿着所述第一源极/漏极外延结构和所述第二源极/漏极外延结构的上侧壁形成保护间隔件；形成背侧覆盖沟槽以暴露所述金属栅极结构的底面和所述第二源极/漏极外延结构的底面，其中，所述第二源极/漏极外延结构的所述底面凹进；以及在所述背侧覆盖沟槽中形成背侧介电帽。
[0005]本申请的又一些实施例提供了一种半导体器件，包括：沟道结构；栅极结构，包裹所述沟道结构；第一源极/漏极外延结构和第二源极/漏极外延结构，布置在所述沟道结构的相对端部上；栅极接触件，布置在所述栅极结构上；背侧源极/漏极接触件，布置在所述第一源极/漏极外延结构下方并与所述第一源极/漏极外延结构接触；以及背侧介电帽，布置在所述第二源极/漏极外延结构和所述栅极结构下方并沿着所述第二源极/漏极外延结构和所述栅极结构延伸；其中，所述第一源极/漏极外延结构的底面具有凹入形状。
附图说明
[0006]当与附图一起阅读时，根据以下详细描述可以最好地理解本专利技术的各方面。应注意，根据行业中的标准实践，各种部件未按比例绘制。实际上，为论述清楚，各种部件的尺寸可任意增加或减少。
[0007]图1示出了具有凹进源极/漏极区的半导体晶体管器件的一些实施例的立体图。
[0008]图2示出了沿着图1的线A
‑
A
’
截取的半导体晶体管器件的一些附加实施例的截面图。
[0009]图3是沿着图1的线B
‑
B
’
截取的半导体晶体管器件的一些实施例的截面图。
[0010]图4是沿着图1的线C
‑
C
’
截取的半导体晶体管器件的一些实施例的截面图。
[0011]图5是沿着图1的线D
‑
D
’
截取的半导体晶体管器件的一些实施例的截面图。
[0012]图6至图33B示出了在不同阶段形成具有凹进源极/漏极区的半导体晶体管器件的方法的一些实施例的各个视图。
[0013]图34示出了对应于图6至图33B的方法的一些实施例的流程图。
具体实施方式
[0014]以下公开内容提供用于实施提供的主题的不同特征的许多不同实施例或示例。以下将描述元件和布置的特定实例以简化本专利技术。当然，这些仅仅是实例，并非旨在限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可包括第一部件与第二部件直接接触的实施例，也可包括形成在第一部件和第二部件之间的附加部件使得第一部件与第二部件不直接接触的实施例。另外，本专利技术可在多个实例中重复参考数字和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0015]而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0016]如本文所用，“左右”、“约”、“大约”或“基本上”一般指在给定值或范围的20％以内、或10％以内、或5％以内。这里给出的数值是近似值，也就是说，如果没有明确说明，可以推断出“左右”、“约”、“大约”或“基本上”等术语。
[0017]全环栅(GAA)晶体管结构可以通过任何合适的方法进行图案化。例如，可使用一种或多种光刻工艺(包括双重图案化或多重图案化工艺)来对结构进行图案化。通常，双重图案化或多重图案化工艺将光刻与自对准工艺相结合，从而允许创建具有例如间距小于使用单个直接光刻法来以另外获得的间距的图案。例如，在一个实施例中，在衬底上方形成牺牲层，并使用光刻工艺进行图案化。使用自对准工艺在图案化的牺牲层旁边形成间隔件。然后去除牺牲层，然后可以使用剩余的间隔件来对GAA晶体极结构进行图案化。在形成GAA晶体管结构之后，可在其上形成互连结构，该互连结构包括布置在层间介电(ILD)层内的电源轨和信号线。
[0018]在半导体工艺继续缩小时，例如超过3纳米时，目前的电源轨设计将遭受后段制程(BEOL)中复杂的金属层布线。由于复杂的金属层布线，需要更多的掩模，当金属线变细时，电压降(也称为IR降)就会受到影响。
[0019]鉴于上述情况，本专利技术涉及具有背侧电源轨的半导体晶体管器件及其制造方法。通过将电源轨从半导体晶体管器件的前侧移到背侧，BEOL中的金属层布线被释放。因此，所
需的掩模数量减少，IR降得到改善，电源轨区域和有源区都可以被扩大。
[0020]更具体地，本专利技术涉及具有背侧电源轨和凹进源极/漏极区的半导体晶体管器件及其制造方法。在一些实施例中，半导体晶体管器件包括沟道结构、包裹沟道结构的栅极结构、布置在沟道结构的相对端的第一源极/漏极外延结构和第二源极/漏极外延结构，以及布置在栅极结构上的栅极接触件。半导体晶体管器件还包括接合在第一源极/漏极外延结构的凹进底面上的背侧源极/漏极接触件，以及布置在背侧源极/漏极接触件下方并与其连接的背侧电源轨。背侧源极/漏极接触件和背侧电源轨可以例如包括金属材料。在一些实施例中，第一源极/漏极外延结构的底面可以凹进到比栅极结构或沟道结构的底面垂直更深的位置。...

【技术保护点】

【技术特征摘要】
1.一种形成半导体晶体管器件的方法，所述方法包括：在衬底上方形成鳍形沟道结构；在所述鳍形沟道结构的相对端上形成第一源极/漏极外延结构和第二源极/漏极外延结构；围绕所述鳍形沟道结构形成金属栅极结构；从所述衬底的背侧部分地去除所述衬底以形成背侧覆盖沟槽，同时沿着所述第一源极/漏极外延结构和所述第二源极/漏极外延结构的上侧壁保留所述衬底的下部作为保护间隔件；以及在所述背侧覆盖沟槽中形成背侧介电帽。2.根据权利要求1所述的方法，其中，形成所述背侧覆盖沟槽以暴露所述金属栅极结构的底面和所述第二源极/漏极外延结构的底面，其中，所述第二源极/漏极外延结构的所述底面凹进。3.根据权利要求2所述的方法，还包括在形成所述鳍形沟道结构之前，在所述衬底上形成蚀刻停止层。4.根据权利要求3所述的方法，还包括在形成所述第一源极/漏极外延结构和所述第二源极/漏极外延结构之前，穿过所述鳍形沟道结构的一侧上的所述衬底中的所述蚀刻停止层形成牺牲源极/漏极接触件。5.根据权利要求4所述的方法，其中，所述保护间隔件被形成为覆盖连接所述牺牲源极/漏极接触件的所述第一源极/漏极外延结构的下侧壁。6.根据权利要求4所述的方法，还包括：从背侧接触沟槽去除所述牺牲源极/漏极接触件，并在形成所述背侧介电帽之后使暴露于所述背侧接触沟槽的第一源极/漏极外延结构凹进；以及在与所述第一源极/漏极外延结构接触的所述背侧接触沟槽中填充背侧源极/漏极接触件；其中，当使所述第一源极/漏极外延结构凹进时，去除所述保护间隔件。7.根据权利要求4所述的方法，还包括：在翻转所述衬底之后形成覆...

【专利技术属性】
技术研发人员：苏焕杰，庄正吉，王志豪，林志昌，游力蓁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：