一种多路时钟的动态切换方法、装置及系统制造方法及图纸

本发明专利技术公开了一种多路时钟的动态切换方法、装置及系统。所述装置包括依次连接的指令接收与译码模块、决策处理模块以及时钟输出模块。所述系统包括多路时钟的动态切换电路以及多时钟电路，所述动态切换电路执行如前所述的方法，所述动态切换电路连接到所述多时钟电路，从而实现多路时钟的动态切换。通过对使能信号进行同步，并根据同步后的使能信号或未同步的使能信号进行判断输出，该方法、装置及系统提升了多路时钟的动态切换过程的平滑性和稳定性。稳定性。稳定性。

【技术实现步骤摘要】
一种多路时钟的动态切换方法、装置及系统


[0001]本专利技术涉及多时钟电路的切换领域，涉及一种多路时钟的动态切换方法、装置及系统。

技术介绍

[0002]时钟电路就是产生像时钟一样准确运动的振荡电路。时钟电路一般由晶体振荡器、晶振控制芯片和电容组成，其应用也十分广泛(如电脑的时钟电路、电子表的时钟电路以及MP3、MP4的时钟电路)。在芯片中，任何工作都必须按时间顺序，而用于产生这个时间的电路就是时钟电路，每个时钟电路都具有自己的时钟频率。但是，集成芯片中的不同器件对于时钟频率的需求是不同的，此时就需要进行时钟切换以针对不同器件提供不同的时钟频率。
[0003]简单的时钟切换可以通过多路选择器(mu ltiplexer)来实现，通过改变时钟选择信号的值，实现由其中一路时钟输出切换到另一路时钟输出，但是，这种实现方式不能实现时钟的动态切换，因为当两路时钟都在工作时进行切换，容易产生毛刺，影响系统正常工作。
[0004]在现有技术中，为了解决切换过程中的毛刺问题，针对两路时钟切换电路，通常利用时钟选择信号以及另外一路生成的反馈信号生成时钟门控信号，再用这个时钟门控信号来控制时钟信号的输出，再将两路门控后的时钟进行相与/相或最终得到要输出的时钟(例如，专利CN112130617A公开的方法)；在此基础上，解决多路时钟切换的问题，一个最容易想到的方法就是利用上面提到的两路时钟切换电路的级联来实现，其他方法主要是在两路时钟切换电路的基础上，对电路进行变形(变形的方法就比较多样，例如，专利CN110308763A和专利CN107517046A)，以添加更多路的时钟。
[0005]但是，将两路时钟切换电路进行级联的设计存在无法克服的缺陷：随着时钟数的增加，电路面积也会快速增加，而且多级级联也造成切换的时间较长；而在两路时钟切换电路基础上进行变形的设计没有考虑到实际应用上的一些问题：1.低功耗设计无复位或复位不能同步到时钟域，从而影响电路正常工作；2.无毛刺时钟切换方案仅在两时钟均工作的前提下才能实现；3.在当前输出为默认时钟电路所对应的时钟信号，且输入的外部控制信号表示该默认时钟关闭时，时钟切换电路会卡死而无法工作。
[0006]因此，当前需要一种多路时钟的动态切换方法、装置及系统，从而解决现有技术存在的上述问题。

技术实现思路

[0007]针对现存的上述技术问题，本专利技术的目的在于提供一种多路时钟的动态切换方法、装置及系统，该方法、装置及系统提升了多路时钟的动态切换过程的平滑性和稳定性。
[0008]本专利技术提供了一种多路时钟的动态切换方法，所述方法包括：接收时钟选择指令和多个时钟信号，并对所述时钟选择指令进行译码以获取第一时钟选择信号、第三时钟选
择信号以及多个第二时钟选择信号，从而确定用于切换输出的第一时钟电路、当前输出的第三时钟电路以及除所述第一时钟电路和所述第三时钟电路外的多个第二时钟电路；其中，所述第一时钟选择信号对应所述第一时钟电路；所述多个时钟信号分别与多个时钟电路一一对应；确认各个时钟电路是否关闭，并根据确认结果分别生成与所述第一时钟电路对应的第一反馈信号、与所述第三时钟电路对应的第三反馈信号以及与所述多个第二时钟电路各自对应的第二反馈信号；根据所述第一反馈信号、第二反馈信号、第三反馈信号和各个时钟选择信号，在各个时钟电路上分别对应生成第一使能信号，以控制所述第三时钟电路以及所述多个第二时钟电路所对应的时钟信号在当前时刻不能作为时钟源输出；根据与各个时钟电路一一对应的时钟信号，分别对所述多个第一使能信号进行相应同步，以在所述各个时钟电路上分别对应生成第二使能信号；根据所有第二使能信号，判断是否输出所述第一时钟电路所对应的时钟信号；若是，则将所述第一时钟电路所对应的时钟信号作为时钟源输出。
[0009]在一个实施例中，该方法还包括：在接收到外部复位信号时，根据所述外部复位信号，将预设的默认时钟电路确定为待输出时钟电路，并输出所述默认时钟电路所对应的时钟信号。
[0010]在一个实施例中，根据第二使能信号，判断是否输出所述第一时钟电路所对应的时钟信号，具体为：当所述第三时钟电路为默认时钟电路，接收到外部时钟控制信号，且所述外部时钟控制信号用于表示所述默认时钟电路为关闭状态时，根据所述第三时钟电路所对应的第一使能信号以及除所述第三时钟电路外的所有时钟电路各自对应的第二使能信号判断是否能够输出所述第一时钟电路所对应的时钟信号；当所述第三时钟电路为默认时钟电路，接收到外部时钟控制信号，且所述外部时钟控制信号表示默认时钟电路打开时，根据第二使能信号判断是否能够输出所述第一时钟电路所对应的时钟信号；当所述第三时钟电路不是默认时钟电路时，根据所有第二使能信号判断是否能够输出所述第一时钟电路所对应的时钟信号。
[0011]本专利技术还提供了一种多路时钟的动态切换装置，所述装置包括依次连接的指令接收与译码模块、决策处理模块以及时钟输出模块；其中，所述指令接收与译码模块接收时钟选择指令和多个时钟信号，并对所述时钟选择指令进行译码以获取第一时钟选择信号、第三时钟选择信号以及多个第二时钟选择信号，从而确定用于切换输出的第一时钟电路、当前输出的第三时钟电路以及除所述第一时钟电路和所述第三时钟电路外的多个第二时钟电路；其中，所述第一时钟选择信号对应所述第一时钟电路；所述多个时钟信号分别与多个时钟电路一一对应；所述决策处理模块用于确认各个时钟电路是否关闭，并根据确认结果分别生成与所述第一时钟电路对应的第一反馈信号、与所述第三时钟电路对应的第三反馈信号以及与所述多个第二时钟电路各自对应的第二反馈信号；根据所述第一反馈信号、第二反馈信号、第三反馈信号和各个时钟选择信号，在各个时钟电路上分别对应生成第一使能信号，以控制所述第三时钟电路以及所述多个第二时钟电路所对应的时钟信号在当前时刻不能作为时钟源输出；根据与各个时钟电路一一对应的时钟信号，分别对所述多个第一使能信号进行相应同步，以在所述各个时钟电路上分别对应生成第二使能信号；以及，根据所有第二使能信号，判断是否输出所述第一时钟电路所对应的时钟信号；所述时钟输出模块用于将所述第一时钟电路所对应的时钟信号作为时钟源输出。
[0012]在一个实施例中，所述决策处理模块包括多个子路控制模块，每个所述子路控制模块均包括使能信号生成模块、同步模块以及门控及反馈模块，所述使能信号生成模块、所述同步模块以及所述门控及反馈模块依次连接，其中，所述使能信号生成模块用于根据所述第一反馈信号、第二反馈信号、第三反馈信号和各个时钟选择信号，在各个时钟电路上分别对应生成第一使能信号，以控制所述第三时钟电路以及所述多个第二时钟电路所对应的时钟信号在当前时刻不能作为时钟源输出；所述同步模块用于根据与各个时钟电路一一对应的时钟信号，分别对所述多个第一使能信号进行同步，以在所述各个时钟电路上分别对应生成第二使能信号；所述门控及反馈模块用于确认各个时钟电路是否关闭，并根据确认结果分别生成与所述第一时钟电路对应的第一反馈信号、与所述第三时钟电路对应的第三反馈信号以及与所述多个第二时钟电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多路时钟的动态切换方法，其特征在于，所述方法包括：接收时钟选择指令和多个时钟信号，并对所述时钟选择指令进行译码以获取第一时钟选择信号、第三时钟选择信号以及多个第二时钟选择信号，从而确定用于切换输出的第一时钟电路、当前输出的第三时钟电路以及除所述第一时钟电路和所述第三时钟电路外的多个第二时钟电路；其中，所述第一时钟选择信号对应所述第一时钟电路；所述多个时钟信号分别与多个时钟电路一一对应；确认各个时钟电路是否关闭，并根据确认结果分别生成与所述第一时钟电路对应的第一反馈信号、与所述第三时钟电路对应的第三反馈信号以及与所述多个第二时钟电路各自对应的第二反馈信号；根据所述第一反馈信号、第二反馈信号、第三反馈信号和各个时钟选择信号，在各个时钟电路上分别对应生成第一使能信号，以控制所述第三时钟电路以及所述多个第二时钟电路所对应的时钟信号在当前时刻不能作为时钟源输出；根据与各个时钟电路一一对应的时钟信号，分别对所述多个第一使能信号进行相应同步，以在所述各个时钟电路上分别对应生成第二使能信号；根据所有第二使能信号，判断是否输出所述第一时钟电路所对应的时钟信号；若是，则将所述第一时钟电路所对应的时钟信号作为时钟源输出。2.根据权利要求1所述的多路时钟的动态切换方法，其特征在于，还包括：在接收到外部复位信号时，根据所述外部复位信号，将预设的默认时钟电路确定为待输出时钟电路，并输出所述默认时钟电路所对应的时钟信号。3.根据权利要求1或2所述的多路时钟的动态切换方法，其特征在于，根据第二使能信号，判断是否输出所述第一时钟电路所对应的时钟信号，具体为：当所述第三时钟电路为默认时钟电路，接收到外部时钟控制信号，且所述外部时钟控制信号用于表示所述默认时钟电路为关闭状态时，根据所述第三时钟电路所对应的第一使能信号以及除所述第三时钟电路外的所有时钟电路各自对应的第二使能信号，判断是否能够输出所述第一时钟电路所对应的时钟信号；当所述第三时钟电路为默认时钟电路，接收到外部时钟控制信号，且所述外部时钟控制信号表示默认时钟电路打开时，根据所有时钟电路各自对应的第二使能信号判断是否能够输出所述第一时钟电路所对应的时钟信号；当所述第三时钟电路不是默认时钟电路时，根据所有时钟电路各自对应的第二使能信号判断是否能够输出所述第一时钟电路所对应的时钟信号。4.一种多路时钟的动态切换装置，其特征在于，所述装置包括依次连接的指令接收与译码模块、决策处理模块以及时钟输出模块；其中，所述指令接收与译码模块用于接收时钟选择指令和多个时钟信号，并对所述时钟选择指令进行译码以获取第一时钟选择信号、第三时钟选择信号以及多个第二时钟选择信号，从而确定用于切换输出的第一时钟电路、当前输出的第三时钟电路以及除所述第一时钟电路和所述第三时钟电路外的多个第二时钟电路；其中，所述第一时钟选择信号对应所述第一时钟电路；所述多个时钟信号分别与多个时钟电路一一对应；所述决策处理模块用于确认各个时钟电路是...

【专利技术属性】
技术研发人员：王俊榕，胡胜发，
申请(专利权)人：广州安凯微电子股份有限公司，
类型：发明
国别省市：