LDMOS器件及其制作方法技术

本申请公开了一种LDMOS器件及其制作方法，该器件包括：衬底，其中形成有第一阱掺杂区和第二阱掺杂区，第一阱掺杂区中形成有第一重掺杂区和第二重掺杂区，第二阱掺杂区中形成有第三重掺杂区，第一重掺杂区和第二重掺杂区中形成有金属硅化物层；栅极，其形成于栅氧上，栅氧形成于衬底上；第一金属连线，其底部与金属硅化物层连接；第二金属连线，其底部与第三重掺杂区连接；Z字型阻挡层，其上部与栅极连接，其底部与第二阱掺杂区连接，其底部被第二金属连线截成两段，Z字型阻挡层的上部和底部之间的部位与栅极的侧墙连接。本申请提供的LDMOS器件可在减小Rsp的同时提高器件的BV，在提高器件适用性的基础上提高了其电学性能。器件适用性的基础上提高了其电学性能。器件适用性的基础上提高了其电学性能。

【技术实现步骤摘要】
掺杂区的宽度和所述第二金属连线的宽度相等；
[0012]Z字型阻挡层，所述Z字型阻挡层的上部与所述栅极连接，所述Z字型阻挡层的 底部与所述第二阱掺杂区连接且被所述第二金属连线截成两段，所述Z字型阻挡层的 上部和底部之间的部位与所述栅极的侧墙连接。
[0013]可选的，所述第一阱掺杂区和所述第二阱掺杂区中包含的杂质的类型不同；
[0014]所述第一阱掺杂区和所述第二重掺杂区中包含的杂质的类型不同，所述第二重掺 杂区和所述第三重掺杂区中包含的杂质类型相同，所述第二重掺杂区和所述第三重掺 杂区的杂质浓度不同；
[0015]所述第一重掺杂区、所述第二重掺杂区和所述第三重掺杂区的杂质浓度高于所述 第一阱掺杂区和所述第二阱掺杂区的杂质浓度。
[0016]可选的，所述第三重掺杂区的深度小于所述第一重掺杂区和所述第二重掺杂区的 深度。
[0017]可选的，所述Z字型阻挡层包括硅氧化物。
[0018]可选的，所述器件周侧的衬底中形成有环绕的浅槽隔离(shallow trench isolation， STI)结构。
[0019]可选的，所述金属硅化物层包括钴硅(CoSi)化合物。
[0020]另一方面，本申请实施例提供了一种LDMOS器件的制作方法，包括：
[0021]提供一衬底，所述衬底中形成有第一阱掺杂区和第二阱掺杂区，所述衬底上形成 有栅氧，所述栅氧上形成有栅极，所述栅氧分别与所述第一阱掺杂区和第二阱掺杂区 具有交叠区域；
[0022]在所述栅极的周侧形成侧墙；
[0023]依次在所述第一阱掺杂区中形成第二重掺杂区和第一重掺杂区；
[0024]在所述栅极一侧和衬底上形成Z字型阻挡层，所述Z字型阻挡层的上部与所述栅 极连接，所述Z字型阻挡层的底部与所述第二阱掺杂区连接，所述Z字型阻挡层的上 部和底部之间的部位与所述栅极的侧墙连接；
[0025]在所述第一重掺杂区和所述第二重掺杂区中形成金属硅化物层；
[0026]沉积层间介质层；
[0027]打开层间介质层，形成第一通孔和第二通孔，所述第一通孔底部的金属硅化物层 暴露，所述第二通孔底部的第二阱掺杂区暴露，所述第二通孔将所述Z字型阻挡层的 底部截成两段；
[0028]在所述第二通孔下方的第二阱掺杂区中形成第三重掺杂层；
[0029]在所述第一通孔和所述第二通孔中填充金属，形成第一金属连线和第二金属连 线。
[0030]可选的，所述第一阱掺杂区和所述第二阱掺杂区中包含的杂质的类型不同；
[0031]所述第一阱掺杂区和所述第二重掺杂区中包含的杂质的类型不同，所述第二重掺 杂区和所述第三重掺杂区中包含的杂质类型相同，所述第二重掺杂区和所述第三重掺 杂区的杂质浓度不同；
[0032]所述第一重掺杂区、所述第二重掺杂区和所述第三重掺杂区的杂质浓度高于所述 第一阱掺杂区和所述第二阱掺杂区的杂质浓度。
[0033]可选的，所述第三重掺杂区的深度小于所述第一重掺杂区和所述第二重掺杂区的 深度。
[0034]本申请技术方案，至少包括如下优点：
[0035]通过将LDMOS器件的Z字型阻挡层设置为与第二金属连线连接，且第三重掺杂 区的宽度和位于其上的第二金属连线的宽度相等，因此可在减小Rsp的同时提高器件 的BV，在提高器件适用性的基础上提高了其电学性能。
附图说明
[0036]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体 实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述 中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性 劳动的前提下，还可以根据这些附图获得其他的附图。
[0037]图1是相关技术中提供的一种LDMOS器件的剖面示意图；
[0038]图2是本申请一个示例性实施例提供的LDMSO器件的制作方法的流程图；
[0039]图3至图10是本申请一个示例性实施例提供的LDMSO器件的制作流程示意图。
具体实施方式
[0040]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述 的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例， 本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于 本申请保护的范围。
[0041]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖 直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关 系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须 具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外， 术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要 性。
[0042]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、
ꢀ“
相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或 一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中 间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连 接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体 含义。
[0043]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构 成冲突就可以相互结合。
[0044]参考图2，其示出了本申请一个示例性实施例提供的LDMSO器件的制作方法的 流程图，该LDMOS器件可以是开关LDMOS器件，其可以应用于低压环境中，该方 法包括：
[0045]步骤201，提供一衬底，衬底中形成有第一阱掺杂区和第二阱掺杂区，衬底上形 成有栅氧，栅氧上形成有栅极，栅氧分别与第一阱掺杂区和第二阱掺杂区具有交叠区 域。
[0046]步骤202，在栅极的周侧形成侧墙。
[0047]参考图3，其示出了在栅极的周侧形成侧墙的剖面示意图。如图3所示，本申请 实
施例中，LDMOS器件的栅极330为立方体，以下，以该立方体的长(即栅极330 最长的边长)所在的方向为X轴，以该立方体的宽所在的方向为Y轴，以该立方体 的高(即衬底310以及形成于其上的各个薄膜层的厚度)所在的方向为Z轴进行说明， X轴和Y轴构成的平面可以是衬底310的表面所在的平面。
[0048]衬底310中形成有第一阱掺杂区301和第二阱掺杂区302，衬底310上形成有栅 氧320(其包括硅氧化物(例如二氧化硅SiO2)层)，栅极330形成于栅氧320上。 其中，第一阱掺杂区301和第二阱掺杂区302中包含的杂质的类型不同，例如，当第 一阱掺杂区301中包含的杂质为P(positive)型杂质(例如硼(B)元素)时，第二 阱掺杂区302中包含的杂质为N(negative)型杂质(例如磷(P)元素)；当第一阱 掺杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDMOS器件，其特征在于，包括：衬底，所述衬底中形成有第一阱掺杂区和第二阱掺杂区，所述第一阱掺杂区中形成有第一重掺杂区和第二重掺杂区，所述第二阱掺杂区中形成有第三重掺杂区，所述第一重掺杂区和所述第二重掺杂区中形成有金属硅化物层；栅极，所述栅极形成于栅氧上，所述栅氧形成于所述衬底上；第一金属连线，所述第一金属连线的底部与所述金属硅化物层连接；第二金属连线，所述第二金属连线的底部与所述第三重掺杂区连接，所述第三重掺杂区的宽度和所述第二金属连线的宽度相等；Z字型阻挡层，所述Z字型阻挡层的上部与所述栅极连接，所述Z字型阻挡层的底部与所述第二阱掺杂区连接且被所述第二金属连线截成两段，所述Z字型阻挡层的上部和底部之间的部位与所述栅极的侧墙连接。2.根据权利要求1所述的器件，其特征在于，所述第一阱掺杂区和所述第二阱掺杂区中包含的杂质的类型不同；所述第一阱掺杂区和所述第二重掺杂区中包含的杂质的类型不同，所述第一重掺杂区和所述第二重掺杂区中包含的杂质的类型不同；所述第二重掺杂区和所述第三重掺杂区中包含的杂质类型相同，所述第二重掺杂区和所述第三重掺杂区的杂质浓度不同；所述第一重掺杂区、所述第二重掺杂区和所述第三重掺杂区的杂质浓度高于所述第一阱掺杂区和所述第二阱掺杂区的杂质浓度。3.根据权利要求2所述的器件，其特征在于，所述第三重掺杂区的深度小于所述第一重掺杂区和所述第二重掺杂区的深度。4.根据权利要求3所述的器件，其特征在于，所述Z字型阻挡层包括硅氧化物。5.根据权利要求1至4任一所述的器件，其特征在于，所述器件周侧的衬底中形成有环绕的STI结构。6.根据权利要求5所述的器件...

【专利技术属性】
技术研发人员：杨新杰，金锋，乐薇，张晗，宋亮，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：