一种多屏拼接装置和方法制造方法及图纸

本发明专利技术提供一种多屏拼接装置和方法，该装置包括接入电路、分割电路和若干套输出电路；接入电路用于接收图像处理单元输出的图像数据、同步和时钟信号；分割电路连接到接入电路，包括存储器、存储控制模块和分割模块，存储器在存储控制模块的控制下接收和存储图像数据、同步和时钟信号，分割模块从存储器读取图像数据并将所读取的图像数据分割为若干个图像块，所述图像块的数目等于与分割电路连接的输出电路的数目；每套输出电路与一个显示单元连接，用于根据同步和时钟信号将对应的图像块输送给对应的显示单元。本发明专利技术将显示卡输出的高分辨率的图像数据分割成若干个图像块，每个图像块输送给一个显示单元进行显示，能充分利用显示卡的性能。

Multi screen splicing device and method

The invention provides a multi screen splicing method and device, the device comprises an access circuit, a division circuit and several sets of output circuit; access circuit is used for receiving image data and the image processing unit output synchronization and clock signal; dividing circuit is connected to the access circuit, including storage, storage control module and memory module division, in control storage control module receiving and storing the image data, synchronization and clock signal segmentation module reads the image data from the memory and the read image data are divided into a plurality of blocks, the number is equal to the number of the image blocks and segmentation circuit output circuit connected; each output circuit and a display unit connection according to the synchronous clock signal, for outputting the corresponding image blocks corresponding to the display unit. In the invention, the high resolution image data output by the display card is divided into a plurality of image blocks, each image block is transmitted to a display unit to display, and the performance of the display card can be fully utilized.

【技术实现步骤摘要】

本专利技术涉及多屏显示领域，更具体地，涉及。
技术介绍
多屏拼接显示系统通常包括多块显示卡和多块显示单元。其中，显示卡内置了图像处理单元(筒称GPU),图像处理单元用于生成图像数据，显示卡 的一个输出通道(通用的显示卡一般具有两个输出通道)连接到一个显示单 元。显示单元用于显示图像数据，该多个显示单元就构成了拼接屏幕，整个 拼接屏幕的分辨率由参与拼接的显示单元的物理分辨率累加而成，其中，每个显示单元可采用DLP前投影机、DLP背投影机、液晶显示器、等离子显示 器等。随着科技的发展和人们生活水平的提高，人们对高分辨率的多屏拼接显 示系统的需求越来越迫切。在现有的多屏拼接显示系统中，要提高拼接显示 系统的总分辨率，就需要增加显示单元的数量，从而需要增加显示卡的数量。 而增加显示卡的数量，会直接导致拼接显示系统的成本上升。另一方面，目前，采用单颗GPU的显示卡已经能够生成很高分辨率的图 像，例如，大部分通用显示卡的输出分辨率和速度可以轻松达到 2048X1536X60Hz (相当于4个60Hz的XGA)以上。而现有的多屏拼接显示 系统的显示单元的分辨率和速度一般是1024X768X60Hz (相当于1个60Hz 的XGA)，也就是说，显示卡所支持的最大分辨率已经远远大于单个显示单 元支持的分辨率，因此，现有的拼接显示系统未能充分利用显示卡的性能。再有，多块显示卡采用先进的硬件加速技术已经能够共同产生完成一个2D或3D的高分辨率图像。按照每块显示卡具有两个图像输出接口计算，每 个图像输出接口所支持的最大分辨率依然大于每个显示单元支持的最大分辨 率，从而也导致现有的拼接显示系统未能充分利用这多块显示卡的性能。
技术实现思路
本专利技术的目的是针对上述现有的多屏拼接显示系统未能充分利用显示卡 的性能的缺陷，提供一种多屏拼接装置，该多屏拼接装置可串接在多屏拼接 显示系统的显示卡和显示单元之间，使多屏拼接显示系统能充分利用显示卡 的性能。为实现本专利技术目的，本专利技术提供的多屏拼接装置包括接入电路、分割电 路和若干套输出电路；所述接入电路用于接收图像处理单元输出的图像数据、 同步和时钟信号；所述分割电路连接到所述接入电路，包括存储器、存储控 制模块和分割模块，所述分割模块包括同步和时钟信号调整模块，所述存储 器在所述存储控制模块的控制下接收和存储所述图像数据，所述分割模块从 所述存储器读取图像数据并将所读取的图像数据分割为若干个图像块，所述 图像块的数目等于与所述分割电路连接的输出电路的数目，所述时钟信号调 整模块用于在分割图像数据的同时调整图像块的同步和时钟信号；每套所述 输出电路与一个显示单元连接，用于根据改变后的同步和时钟信号将对应的 图像块输送给对应的显示单元。与现有技术相比，本专利技术的多屏拼接装置可串接在显示卡和显示单元之 间，将显示卡输出的高分辨率的图像数据分割成若干个图像块，每个图像块 输送给一个显示单元进行显示，使每个图像块的分辨率与显示单元支持的分 辨率相符，使得多屏拼接显示系统能够充分地利用显示卡的性能。优选地所述多屏拼接装置所包括的接入电路为若干套，所述若干套接 入电路的输出端并行连接到同步控制模块；所述多屏拼接装置所包括的分割电路为若干套，所述若干套分割电路的输入端并行连接到所述同步控制模块； 所述同步控制模块用于根据所述同步和时钟信号合并所述若干套接入电路输 出的图像数据，以及控制所述若干套分割电路的同步输出。该优选方案的附 加优点是包括了多套接入电路和分割电路，能够接收多块显示卡的多路图像数据；另外，通过多套分割电路进行分割，能进一步t是高能够处理的带宽， 能避免采用极高性能的存储器和逻辑电路的要求，有效地降低了各套分割电 路的复杂性和成本。优选地所述接入电路包括串接的图像输入接口和串并转换电路，所述 图像输入接口用于接收所述图像处理单元输出的串行图像数据，所述串并转 换电路用于将所述串行图像数据转换成并行图像数据；所述输出电路包括串 接的并串转换电路和图像输出接口 ，所述并串转换电路用于将所述图像块转 换成串行图像数据；所述图像输出接口用于连接所述显示单元；所述多屏拼 接装置还包括旁路输出模块，所述旁路输出模块与所述分割电路连接，对所 述存储器接收的图像数据进行缩小处理并输出经过所述缩小处理的图像数 据。该优选方案的附加优点是，包括串并转换电路以及并串转换电路，保证 了与现有的显示卡、显示单元的兼容性；同时，并行图像数据更容易进行分 割，降低了分割电路的复杂性；再有，通过旁路输出模块输出经过缩小的图 像，便于监控、记录等。优选地，所述分割电路还包括刷新率调整模块，所述同步信号调整模块 与所述分割模块连接，用于改变所述分割模块输出的图像块的同步信号；所 述刷新率调整模块与所述分割模块连接，用于提高或者降低所述分割模块输出的图像块的刷新率。在该优选方案中，通过提高或者降低刷新率，能够有 效地利用各种传输接口的带宽，实现在有限的带宽内输出相对高的分辨率。优选地，所述分割电路还包括分辨率调整模块，所述分辨率调整模块为 放大模块和/或缩小模块，所述分辨率调整模块与所述分割模块连接，用于所 述分割模块分割得到的每个图像块的分辨率以放大图像，或者降低所述分割模块分割得到的每个图像块的分辨率以缩小图像。在该优选方案中，可通过 分辨率调整模块放大或者缩小各个图像块。本专利技术的另一个专利技术目的是提供一种多屏拼接方法，该多屏拼接方法能 够使多屏拼接显示系统充分地利用显示卡的性能。为实现该专利技术目的，本专利技术提供的多屏拼接方法，包括以下步骤接收 图像处理单元输出的图像数据、同步和时钟信号；将所述图像数据分割成若 干个图像块同时调整其同步和时钟信号，所述图像块的数目等于用于显示所 述并行图像数据的显示单元的数目；根据调整后的同步和时钟信号将对应的 图像块输送给对应的显示单元。与现有技术相比，本专利技术的多屏拼接方法在l妄收显示卡输出的图像数据 之后，将图像数据分割成若干个图像块，每个图像块输送给一个显示单元进 行显示，使每个图像块的分辨率与显示单元支持的分辨率相符，使得多屏拼 接显示系统能够充分地利用显示卡的性能。优选地，所述接收步骤具体为通过若干套接入电路从图像处理单元接 收若干路图像数据、同步以及时钟信号；在将所述图像数据分割成若干个图 像块之前，还包括根据所述同步和时钟信号合并所述若干路图像数据；在 将所述图像数据分割成若干个图像块之后，还包括根据所述同步和时钟信 号控制所述若干个图像块的同步输出。该优选方案的附加优点是能够通过多 套接入电路能够接收多块显示卡的多路图像数据；能有效利用多块协同显示 卡的性能。优选地，在接收所述图像数据之后，还包括将所述图像数据转换成并 行图像数据；在将所述图像数据分割成若干个图像块之后，还包括将所述 图像块转换成串行图像数据；所述多屏拼接方法还包括对分割之前的图像 数据进行缩小处理并旁路输出经过所述缩小处理的图像数据。优选地，在将所述图像数据分割成若干个图像块之后，还包括优选地， 在将所述图像数据分割成若干个图像块之后，还包括对每个图像块进行放 大处理，增加每个图像块的分辨率；或者对每个图像块进行缩小处理，降低 每个图像块的分辨率。附图说明图l是本专利技术的多屏拼接方法的流程图；图2是本专利技术的本文档来自技高网...

【技术保护点】
一种多屏拼接装置，其特征在于：包括接入电路、分割电路（３）和若干套输出电路；所述接入电路用于接收图像处理单元输出的图像数据、同步和时钟信号；所述分割电路（３）连接到所述接入电路，包括存储器、存储控制模块和分割模块，所述分割模块包括同步和时钟信号调整模块，所述存储器在所述存储控制模块的控制下接收和存储所述图像数据，所述分割模块从所述存储器读取图像数据并将所读取的图像数据分割为若干个图像块，所述图像块的数目等于与所述分割电路（３）连接的输出电路的数目，所述时钟信号调整模块用于在分割图像数据的同时调整图像块的同步和时钟信号；每套所述输出电路与一个显示单元连接，用于根据调整后的同步和时钟信号将对应的图像块输送给对应的显示单元。

【技术特征摘要】
1、一种多屏拼接装置，其特征在于包括接入电路、分割电路(3)和若干套输出电路；所述接入电路用于接收图像处理单元输出的图像数据、同步和时钟信号；所述分割电路(3)连接到所述接入电路，包括存储器、存储控制模块和分割模块，所述分割模块包括同步和时钟信号调整模块，所述存储器在所述存储控制模块的控制下接收和存储所述图像数据，所述分割模块从所述存储器读取图像数据并将所读取的图像数据分割为若干个图像块，所述图像块的数目等于与所述分割电路(3)连接的输出电路的数目，所述时钟信号调整模块用于在分割图像数据的同时调整图像块的同步和时钟信号；每套所述输出电路与一个显示单元连接，用于根据调整后的同步和时钟信号将对应的图像块输送给对应的显示单元。2、 根据权利要求l所述的多屏拼接装置，其特征在于所述多屏拼接装 置所包括的接入电路为若干套，所述若干套接入电路的输出端并行连接到同 步控制模块；所述多屏拼接装置所包括的分割电路(3)为若干套，所述若干 套分割电路(3)的输入端并行连接到所述同步控制模块；所述同步控制模块 用于根据所述同步和时钟信号合并所述若干套接入电路输出的图像数据，以 及控制所述若干套分割电路(3)的同步输出。3、 根据权利要求1或2所述的多屏拼接装置，其特征在于所述接入电路包括串接的图像输入接口 (1)和串并转换电路(2),所述 图像输入接口 (1)用于接收所述图像处理单元输出的串行图像数据，所述串 并转换电路(2)用于将所述串行图像数据转换成并行图像数据；所述输出电路包括串接的并串转换电路(4)和图像输出接口 (5)，所述 并串转换电路(4)用于将所述图像块转换成串行图像数据；所述图像输出接 口 (5)用于连接所述显示单元；所述多屏拼接装置还包括旁路输出模块(6)，所述旁路输出模块(6)与所述分割电路(3)连接，对所述存储器接收的图像数据进行缩小处理并输出经过所述缩小处理的图像数据。4、 根据权利要求3所述的多屏拼接装置...

【专利技术属性】
技术研发人员：卢如西，
申请(专利权)人：广东威创视讯科技股份有限公司，
类型：发明
国别省市：81[中国|广州]