用于刻蚀高k金属栅层叠的方法技术

一种用于刻蚀栅极的方法，包括：在衬底之上形成高k材料层；在高k材料层之上形成上位层；执行用于刻蚀上位层的第一刻蚀工艺，以形成上位层图案；在上位层图案的侧壁上形成间隔件；以及使用包括BCl3和氩的等离子体来执行第二刻蚀工艺，以刻蚀高k材料层。其中，氩的量与BCl3基本上相同，以提高相对于衬底的刻蚀选择比。其中，在比第一刻蚀工艺高的温度执行第二刻蚀工艺。刻蚀工艺。刻蚀工艺。

【技术实现步骤摘要】
用于刻蚀高k金属栅层叠的方法
[0001]本专利申请是2015年9月10日申请的申请号为201510573827.6的名称为“用于刻蚀高k金属栅层叠的方法”的分案申请。
[0002]相关申请的交叉引用
[0003]本申请要求于2014年12月19日提交的第10
‑
2014
‑
0184983号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体合并于此。


[0004]本专利技术的示例性实施例涉及一种制造半导体器件的方法，更具体地，涉及一种用于刻蚀高k金属栅层叠的方法。

技术介绍

[0005]栅结构包括位于栅介电层上的栅电极。通常，栅介电层由氧化硅形成，栅电极由多晶硅形成。
[0006]当器件尺寸减小时，使用高k介电材料和金属栅电极以提升器件性能。高k介电材料指具有比氧化硅的介电常数高的介电常数的材料。例如，高k介电材料可以具有大于3.9的介电常数。在下文中，高k介电材料将被称作“高k材料”。
[0007]将包括高k材料和金属栅电极的栅结构称作“高k金属栅结构”。
[0008]制备高k金属栅结构可以包括栅层叠形成工艺和栅层叠刻蚀工艺。栅层叠形成工艺是用于形成包括高k材料和含金属层的多层结构的工艺。可以将包括高k材料和含金属层的多层结构称作“高k金属栅层叠”。栅层叠刻蚀工艺是用于刻蚀高k金属栅层叠的工艺，即用于图案化高k金属栅结构的工艺。
[0009]在用于刻蚀高k金属栅层叠的工艺中，使用本领域通常所知的刻蚀剂难以刻蚀高k材料。此外，在用于刻蚀高k材料的工艺期间，高k材料有可能被等离子体损坏，或者其他材料可能由于高k材料和其他材料之间的低刻蚀选择比而被损坏。例如，由于低刻蚀选择比，可能引起衬底凹进或底切。

技术实现思路

[0010]各种实施例针对一种用于刻蚀栅层叠的方法，该方法能够在用于高k材料的刻蚀工艺期间具有相对于其他材料的高刻蚀选择比。
[0011]此外，各种实施例针对一种用于制造半导体器件的方法，该方法能够同时刻蚀位于不同区域中的层叠，而不产生刻蚀缺陷。
[0012]在实施例中，用于栅极的方法可以包括：在衬底之上形成高k材料层；在高k材料层之上形成上位层；执行用于刻蚀上位层的第一刻蚀工艺以形成上位层图案；在上位层图案的侧壁上形成间隔件；以及使用包括主刻蚀气体和添加气体的等离子体来执行第二刻蚀工艺以刻蚀高k材料层，其中，添加气体的量与主刻蚀气体的量基本上相同以提高相对于衬底的刻蚀选择比。在比第一刻蚀工艺高的温度下执行第二刻蚀工艺。主刻蚀气体包括BCl3。添
加气体包括氩气。高k材料层包括含铪层。在电感耦合等离子体设备中执行第一刻蚀工艺和第二刻蚀工艺。通过施加大于10W的偏置功率来执行第二刻蚀工艺。该方法还可以包括：在第二刻蚀工艺之后，执行基于氟化氢(HF)的湿法清洗。在50摄氏度执行第一刻蚀工艺，其中，在220摄氏度执行第二刻蚀工艺。上位层包括功函数调节层、在功函数调节层之上的硅基覆盖层以及在硅基覆盖层之上的金属栅电极层。第一刻蚀工艺包括：用于刻蚀硅基覆盖层的第一子刻蚀工艺；以及用于刻蚀功函数调节层的第二子刻蚀工艺。第一子刻蚀工艺包括主刻蚀工艺和过刻蚀工艺，其中，使用相对于功函数调节层具有等于或者大于10的选择比的刻蚀剂来执行过刻蚀工艺。使用包括含溴气体和含氧气体的等离子体来执行过刻蚀工艺。使用包括含氯气体和氩气的等离子体来执行第二子刻蚀工艺。上位层包括基于稀土金属的覆盖层、在基于稀土金属的覆盖层之上的功函数调节层、在功函数调节层之上的硅基覆盖层以及在硅基覆盖层之上的金属栅电极层。第一刻蚀工艺包括：用于刻蚀硅基覆盖层的第一子刻蚀工艺；用于刻蚀功函数调节层的第二子刻蚀工艺；以及用于刻蚀基于稀土金属的覆盖层的第三子刻蚀工艺。第一子刻蚀工艺包括：(i)主刻蚀工艺，执行主刻蚀工艺直到功函数调节层暴露；以及(ii)过刻蚀工艺，在功函数调节层暴露之后执行过刻蚀工艺，其中，使用相对于功函数调节层具有等于或大于10的选择比的等离子体来执行过刻蚀工艺。使用包括含溴气体和氧气的等离子体来执行过刻蚀工艺。使用包括含氯气体和氩气的等离子体来执行第二子刻蚀工艺。使用包括HCl的等离子体来执行第三子刻蚀工艺。
[0013]在实施例中，用于制造半导体器件的方法可以包括：准备包括第一区域和第二区域的衬底；在第一区域中的衬底之上层叠下位层和高k材料层；在高k材料层以及第二区域中的衬底之上形成上位层；以及执行用于刻蚀上位层、高k材料层和下位层的刻蚀工艺，以同时形成在第一区域中的栅结构以及在第二区域中的位线结构，其中，执行刻蚀工艺包括：执行用于刻蚀上位层的第一刻蚀工艺；以及使用包括含氯气体和添加气体的等离子体来执行第二刻蚀工艺以刻蚀高k材料层，其中，在比第一刻蚀工艺高的温度下执行第二刻蚀工艺。包括在等离子体中的添加气体的量与包括在等离子体中的含氯气体基本上相同。含氯气体包括BCl3。添加气体包括氩气。高k材料层包括含铪层。在电感耦合等离子体设备中执行第一刻蚀工艺和第二刻蚀工艺，其中，电感耦合等离子体设备的源功率和偏置功率都以13.56MHz的频率施加。通过施加高于15W且低于25W的偏置功率来执行第二刻蚀工艺。该方法还可以包括：在第二刻蚀工艺之后，执行基于氟化氢(HF)的湿法清洗。在50摄氏度执行第一刻蚀工艺，其中，在220摄氏度执行第二刻蚀工艺。上位层包括氮化钛和氮化钛之上的多晶硅。第一刻蚀工艺包括：用于刻蚀多晶硅的第一子刻蚀工艺；以及用于刻蚀氮化钛的第二子刻蚀工艺。第一子刻蚀工艺包括：(i)主刻蚀工艺，执行主刻蚀工艺直到氮化钛暴露；以及(ii)过刻蚀工艺，即便在氮化钛暴露之后，仍执行过刻蚀工艺，其中，使用相对于氮化钛具有等于或大于10的选择比的刻蚀剂来执行过刻蚀工艺。使用其中混合有HBr和O2的等离子体来执行过刻蚀工艺。使用包括Cl2和Ar气的等离子体来执行第二子刻蚀工艺。上位层包括氧化镧、氧化镧之上的氮化钛以及氮化钛之上的多晶硅。第一刻蚀工艺包括：用于刻蚀多晶硅的第一子刻蚀工艺；用于刻蚀氮化钛的第二子刻蚀工艺；以及用于刻蚀氧化镧的第三子刻蚀工艺。第一子刻蚀工艺包括主刻蚀工艺和过刻蚀工艺，执行主刻蚀工艺直到氮化钛暴露，在氮化钛暴露之后执行过刻蚀工艺，其中，使用相对于氮化钛具有等于或大于10的选择比的等离子体来执行过刻蚀工艺。使用包括HBr和O2的等离子体来执行过刻蚀工艺。使用包
括Cl2和Ar气的等离子体来执行第二子刻蚀工艺。使用包括HCl的等离子体来执行第三子刻蚀工艺。
附图说明
[0014]图1是描述根据第一实施例的高k金属栅结构的制造方法的流程图。
[0015]图2A到图2E是描述根据第一实施例的高k金属栅结构的制造方法的截面图。
[0016]图3是描述根据第二实施例的高k金属栅结构的制造方法的流程图。
[0017]图4A到图4F是描述根据第二实施例的高k金属栅结构的制造方法的截面图。
[0018]图5是描述根据第三实施例的高k金属栅结构的制造方法的流程图。
[0019]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成栅极的方法，所述方法包括：在衬底之上形成高k材料层；在高k材料层之上形成上位层；执行用于刻蚀上位层的第一刻蚀工艺，以形成上位层图案；在上位层图案的侧壁上形成间隔件；以及使用包括BCl3和氩的等离子体来执行第二刻蚀工艺，以刻蚀高k材料层，其中，氩的量与BCl3基本上相同，以提高相对于衬底的刻蚀选择比，其中，在比第一刻蚀工艺高的温度执行第二刻蚀工艺。2.根据权利要求1所述的方法，其中，高k材料层包括含铪层。3.根据权利要求1所述的方法，其中，在电感耦合等离子体设备中执行第一刻蚀工艺和第二刻蚀工艺。4.根据权利要求1所述的方法，其中，通过施加大于10W的偏置功率来执行第二刻蚀工艺。5.根据权利要求1所述的方法，还包括：在第二刻蚀工艺之后执行基于氟化氢HF的湿法清洗。6.根据权利要求1所述的方法，其中，在50摄氏度执行第一刻蚀工艺，以及其中，在220摄氏度执行第二刻蚀工艺。7.根据权利要求1所述的方法，其中，上位层包括功函数调节层、在功函数调节层之上的硅基覆盖层以及在硅基覆盖层之上的金属栅电极层。8.根据权利要求7所述的方法，其中，第一刻蚀工艺包括：第一子刻蚀工艺，用于刻蚀所述硅基覆盖层，第二子刻蚀工艺，用于刻蚀所述功函数调节层。9.根据权利要求8所述的方法，其中，第一子刻蚀工艺包括主刻蚀工艺和过刻蚀工艺，并且其中，使用相对于功函数调...

【专利技术属性】
技术研发人员：慎寿范，李海朾，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：