半导体封装结构制造技术

本发明专利技术公开一种半导体封装结构，包括：基板；第一重分布层，在该基板的上方；第二重分布层，在该第一重分布层之上；桥接结构，在该第一重分布层和该第二重分布层之间，其中该桥接结构包括有源器件；第一半导体部件和第二半导体部件，位于该第二重分布层上方，其中，该第一半导体部件通过该第二重分布层和该桥接结构与该第二半导体部件电耦合。与提供具有形成在其中的桥接结构的基板相比，在基板上(例如在第一重分布层和该第二重分布层之间)提供桥接结构，可以减少基板的层数。因此，可以提高基板的制造成品率，并且还可以降低基板的成本。并且还可以降低基板的成本。并且还可以降低基板的成本。

【技术实现步骤摘要】
半导体封装结构


[0001]本专利技术涉及半导体
，尤其涉及一种半导体封装结构。

技术介绍

[0002]业界需要比上一代封装结构占用更少空间的更小的封装结构。一种技术解决方案是异构集成(heterogeneous integration)，即在同一封装中集成多个半导体晶粒。这样，可以降低制造成本，同时仍然能够提供高性能和高密度。在一些封装结构中，可以利用中介层(interposer)或桥接结构(bridge structure)来提供半导体晶粒之间的互连。
[0003]尽管现有的半导体封装结构通常对于它们的预期目的是足够的，但是它们在所有方面都不令人满意。例如，中介层的成本和其中嵌入有桥接结构的基板的成本相对较高。因此，需要进一步改善半导体封装结构以降低生产成本并提高产量(yield)。

技术实现思路

[0004]有鉴于此，本专利技术提供一种半导体封装结构，以解决上述问题。
[0005]根据本专利技术的第一方面，公开一种半导体封装结构，包括：
[0006]基板；
[0007]第一重分布层，在该基板的上方；
[0008]第二重分布层，在该第一重分布层之上；
[0009]桥接结构，在该第一重分布层和该第二重分布层之间，其中该桥接结构包括有源器件；
[0010]第一半导体部件和第二半导体部件，位于该第二重分布层上方，其中，该第一半导体部件通过该第二重分布层和该桥接结构与该第二半导体部件电耦合。
[0011]根据本专利技术的第二方面，公开一种半导体封装结构，包括：
[0012]基板；
[0013]重分布层，在该基板上；
[0014]桥接结构，在该重分布层中，该桥接结构包括有源器件，其中，该桥接结构具有电连接至该重分布层的多个通孔；以及
[0015]第一半导体部件和第二半导体部件，位于该重分布层上方，其中，该第一半导体部件通过该重分布层和该桥接结构与该第二半导体部件电耦合。
[0016]根据本专利技术的第三方面，公开一种半导体封装结构，包括：
[0017]基板；
[0018]重分布层，在该基板上；
[0019]桥接结构，在该重分布层中，该桥接结构包括有源器件；
[0020]多个导电结构，在该重分布层上方；以及
[0021]第一半导体部件和第二半导体部件，在该多个导电结构上，其中该第一半导体部件通过该多个导电结构、该重分布层和该桥接结构电连接至该第二半导体部件。
[0022]本专利技术的半导体封装结构由于包括：桥接结构，在该第一重分布层和该第二重分布层之间，其中该桥接结构包括有源器件；第一半导体部件和第二半导体部件，位于该第二重分布层上方，其中，该第一半导体部件通过该第二重分布层和该桥接结构与该第二半导体部件电耦合。与提供具有形成在其中的桥接结构的基板相比，在基板上(例如在第一重分布层和该第二重分布层之间)提供桥接结构，可以减少基板的层数。因此，可以提高基板的制造成品率，并且还可以降低基板的成本。
附图说明
[0023]图1
‑
6是根据一些实施例的半导体封装结构的截面图。
具体实施方式
[0024]以下描述是出于说明本专利技术的一般原理的目的，并且不应以限制意义来理解。本专利技术的范围最好通过参考所附的权利要求书来确定。
[0025]将针对特定实施例并参考某些附图来描述本专利技术，但是本专利技术不限于此，而是仅由权利要求书来限制。所描述的附图仅是示意性的而非限制性的。在附图中，出于说明的目的，一些元件的尺寸可能被放大并且未按比例绘制。在本专利技术的实践中，尺寸和相对尺寸不对应于实际尺寸。
[0026]根据本专利技术的一些实施例描述了半导体封装结构。半导体封装结构包括桥接结构，该桥接结构包括在基板上方的有源器件或主动器件(active device)，从而可以提供半导体部件之间的互连以及半导体部件和桥接结构之间的互连。
[0027]图1是根据一些实施例的半导体封装结构100的截面图。可以将附加特征添加到半导体封装结构100。对于不同的实施例，可以替换或消除以下描述的一些特征。为了简化该图，仅示出了半导体封装结构100的一部分。
[0028]如图1所示，根据一些实施例，半导体封装结构100包括基板102。在一些实施例中，基板102包括绝缘芯(insulating core)，例如玻璃纤维增强树脂芯(fiberglass reinforced resin core)，以防止基板102翘曲。基板102可在其中具有布线结构。在一些实施例中，基板102的布线结构包括导电层、导电通孔、导电柱等或其组合。基板102的布线结构可以由诸如铜、铝等的金属或其组合形成。
[0029]基板102的布线结构可以设置在金属间介电(inter
‑
metal dielectric，IMD)层中。在一些实施例中，IMD层可以由有机材料(例如，聚合物基础材料)、非有机材料(例如，氮化硅、氧化硅、氮氧化硅等)或其组合形成。应当注意，附图中所示的基板102的配置仅是示例性的，并且不旨在限制本专利技术。任何期望的半导体元件都可以形成在基板102之中和之上。然而，为了简化该图，仅示出了平坦基板102。
[0030]在一些实施例中，半导体封装结构100包括具有在其中嵌入的桥接结构110的重分布层108。重分布层108可以通过多个导电结构104结合到基板102(或者可称为载体基板)上。导电结构104可以形成在重分布层108和基板102之间，并且可以将重分布层108电耦合到基板102。在一些实施例中，导电结构104包括诸如金属的导电材料。导电结构104可以是微凸块、受控塌陷芯片连接(controlled collapse chip connection，C4)凸块、球栅阵列(ball grid array，BGA)球等、或它们的组合。
[0031]导电结构104可以由底部填充材料106围绕。在一些实施例中，底部填充材料106在基板102和重分布层108之间，并填充导电结构104之间的间隙以提供结构支撑。在一些实施例中，在基板102和重分布层108之间形成导电结构104之后，可以用毛细作用力分配底部填充材料106。然后，底部填充材料106可以使用合适的固化过程来固化，诸如热固化制程、紫外线(ultra
‑
violet，UV)固化过程等。底部填充材料106可以由诸如环氧树脂的聚合物形成。
[0032]如图1所示，底部填充材料106可以覆盖基板102的顶表面的一部分，并且基板102的顶表面的另一部分可以暴露。底部填充材料106可以延伸到重分布层108的侧壁，并且可以覆盖重分布层108的侧壁的一部分。
[0033]重分布层108可以包括一个或多个金属层和钝化层，其中一个或多个金属层可以设置在一个或多个钝化层中。在一些实施例中，钝化层由氮化硅、碳化硅、氧化硅等或其组合形成。
[0034]在一些实施例中，在重分布层108的形成期间形成桥接结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：基板；第一重分布层，在该基板的上方；第二重分布层，在该第一重分布层之上；桥接结构，在该第一重分布层和该第二重分布层之间，其中该桥接结构包括有源器件；第一半导体部件和第二半导体部件，位于该第二重分布层上方，其中，该第一半导体部件通过该第二重分布层和该桥接结构与该第二半导体部件电耦合。2.如权利要求1所述的半导体封装结构，其特征在于，该桥接结构由该模制材料包围。3.如权利要求2所述的半导体封装结构，其特征在于，还包括多个导电柱，该多个导电柱与该桥接结构相邻并且位于该第一重分布层和该第二重分布层之间，其中，该多个导电柱由该模制材料包围。4.如权利要求3所述的半导体封装结构，其特征在于，该多个导电柱的高度等于或大于该桥接结构的高度。5.如权利要求1所述的半导体封装结构，其特征在于，该桥接结构在垂直于该基板的顶表面的方向上与该第一半导体部件和该第二半导体部件部分重叠。6.如权利要求1所述的半导体封装结构，其特征在于，该第一半导体部件和该第二半导体部件由该模制材料围绕，并且该模制材料的侧壁与该第二重分布层的侧壁共面。7.如权利要求1所述的半导体封装结构，其特征在于，还包括位于该桥接结构和该第二重分布层之间的多个导电连接器，其中，该桥接结构通过该多个导电连接器电耦合至该第二重分布层。8.如权利要求7所述的半导体封装结构，其特征在于，该多个导电连接器由该模制材料包围，并且该桥接结构的顶表面由该模制材料覆盖。9.如权利要求7所述的半导体封装结构，其特征在于，该桥接结构具有多个通孔，并且该多个通孔通过该多个导电连接器电耦合至该第二重分布层。10.一种半导体封装结构，其特征在于，包括：基板；重分布层，在该基板上；桥接结构，在该重分布层中，该桥接结构包括有源器件，其中，该桥接结构具有电连接至该重分布层的多个通孔；以及第一半导体部件和第二半导体部件，位...

【专利技术属性】
技术研发人员：蔡宜霖，许文松，彭逸轩，林仪柔，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：