基于哈密顿路径缓解NDE效应的混合高度单元合法化方法技术

本发明专利技术提出基于哈密顿路径缓解NDE效应的混合高度单元合法化方法，包括以下步骤；步骤S1、对布局进行单元重排，使之满足VDD/VSS约束；步骤S2、构建可确定所有多高度单元的顺序的单元图；步骤S3、对于每行的单元，通过最小权值（u,v）哈密顿路径近似算法分段地将该行中的单元扩展到排列顺序中；步骤S4、检查完成步骤S3的行，对剩下单元，使用最小u

【技术实现步骤摘要】
基于哈密顿路径缓解NDE效应的混合高度单元合法化方法


[0001]本专利技术涉及VLSI物理设计自动化
，尤其是基于哈密顿路径缓解NDE效应的混合高度单元合法化方法。

技术介绍

[0002]由于芯片尺寸的缩小以及光刻技术的限制，器件性能不仅依赖于几何无关的参数，而且由布局依赖效应(LDE)影响。在现代电路设计中，标准单元根据功率、面积等特点设计不同的高度，以满足不同的设计要求。对于具有不同高度的单元，如果相邻单元的扩散高度不同，则存在单元间扩散步骤，称为相邻扩散效应(NDE)。NDE作为LDE的一种重要类型，由于相邻晶体管之间的扩散高度不匹配，降低了晶体管的性能。这种影响已经变得至关重要，急需解决。
[0003]当前消除NDE效应的方法一般是在详细布局阶段进行的，存在耗时长以及适应性差等特点，本专利技术在合法化布局阶段进行NDE消除，将NDE感知的混合单元高度合法化问题转换成最小权值哈密顿路径问题，并且提出了两个求解最小权值哈密顿路径的近似算法来有效解决这个问题，对芯片布局中各行的单元进行重新排序，来缓解NDE效应，最后构建二次规划问题消除所有的单元重合以及NDE违规，实验结果表明，该算法能够在合理的运行时间内解决所有NDE违规问题，且没有任何区域开销。

技术实现思路

[0004]本专利技术提出基于哈密顿路径缓解NDE效应的混合高度单元合法化方法，能以快速、适应能力强、求解质量好的方法来缓解布局中的NDE违规。
[0005]本专利技术采用以下技术方案。
[0006]基于哈密顿路径缓解NDE效应的混合高度单元合法化方法，用于集成电路的单元布局设计，所述方法将NDE感知的混合单元高度合法化问题转换成最小权值哈密顿路径问题，再使用两个寻找最小权值的哈密顿路径的近似算法进行求解；包括以下步骤；
[0007]步骤S1、对以全局布局得到的集成电路单元布局进行单元重排，使之满足VDD/VSS约束；
[0008]步骤S2、构建可确定所有多高度单元的顺序的单元图；
[0009]步骤S3、对于单元图中每一行的单元，通过最小权值(u,v)哈密顿路径近似算法分段地将该行中的单元扩展到排列顺序O
r
中；
[0010]步骤S4、检查执行完成步骤S3的行，对行中剩下的单元，使用最小u
‑
哈密顿路径近似算法将所有剩下的节点都扩展到排列顺序O
r
中，得到该行的最终排列顺序；
[0011]步骤S5、每一行排列完毕后，通过插入填充单元及忽略右边界来构建一个二次规划问题，并通过解决该问题来消除所有重叠以及NDE违规；
[0012]步骤S6、通过单元交换消除不必要的填充单元，将超出右边界的单元放置到自由空间，得到合法的结果。
[0013]所述步骤S1中，首先将布局中的所有单元按左x坐标进行递增排序，然后计算将每个单元分配到特定行时所需要的代价cost
ij
,计算方法如以下公式所示，
[0014]cost
ij
＝d
ij
+α1s
ij
+α2o
ij
ꢀꢀꢀ
公式一；
[0015]其中d
ij
是将单元i分配到行r的位移，α1和α2是用户设定的权重参数，s
ij
是将单元i放置到该位置单元的步长，o
ij
是单元的重合度；
[0016]其中每个单元被分配的特定行为备选行，且需要满足VDD/VSS约束以及用户设定的垂直距离约束；然后按照x坐标进行递增排序的排序顺序，一个一个的将每个单元分配到代价最小的备选行上，直到分配完毕。
[0017]所述步骤S2采用以下实现方式：在布局中的芯片左边加入一个虚拟单元c0，其宽度为0，高度为芯片的高度；对该布局构建一个单元图，该图为无向带权图，其中节点是布局中的所有单元，若两个单元在同一行，则两单元之间有一条连接的边，否则两单元之间不进行连接，c0视作与所有节点在同一行，这些边的权重由以下公式得到
[0018][0019]式中dist
ij
是两个单元之间的距离，β是用户自己定义的参数，step
ij
是两个单元的高度差；对该单元图，首先使用Prim算法得到最小生成树，然后计算该最小生成树中c0到其他所有节点的路径权值，按这些节点的路径权值进行递增排序，所形成的序列就是布局中多行高单元的顺序。
[0020]所述步骤S3的实现方式具体如下：
[0021]对于特定的一行r，首先将该行中的所有单元集合C
r
复制到集合TC中，并且从公式二中得到该行的初始排序O
mr
，在该行的O
mr
中，按顺序地对每个由单元c
mr,j
‑2，c
mr,j
‑1，c
mr,j
(2≤j≤|O
mr
|)组成的段中，生成完全图G
rj
，其中G
rj
中的节点为{c
r,l
|x
mr,j
‑2≤x
r,l
≤max{x
mr,j
‑1,x
mr,j
}}∩TC，求出该图中节点c
mr,j
‑2到节点c
mr,j
的最小权值哈密顿路径，然后将该哈密顿路径[c
mr,j
‑2,c
mr,j
‑1)段中的节点c
r,l
添加到该行的最终顺序集合O
r
中，并将这些节点从TC中删除，以上步骤从j＝2依次增加到j＝k＝|O
mr
|的过程中不断执行；
[0022]其中计算图G两个节点u,v的最小权值哈密顿路径使用以下的近似算法：
[0023](1)首先使用Prim算法求出图G的最小生成树T；
[0024](2)设V0为T中奇数度的点的集合，以V0与{u,v}的对称差分为图H的节点，找到图H的最小权值匹配M；
[0025](3)计算T+M中从点u出发的欧拉回路；
[0026](4)通过欧拉回路中点出现的顺序得到一个顺序P，将P中的点v移到最后一个位置；该顺序就是图G中(u,v)哈密顿路径。
[0027]所述步骤S4的实现方式具体为：对于步骤S3中集合TC中剩下的点，生成完全图G
rk
，如果k＝0，则计算出G
rk
以c
mr,0
为终点的最小权值哈密顿路径，否则计算出以c
mr,k
‑1为终点的最小权值哈密顿路径，然后按此路径顺序将剩下的节点都添加到该行的顺序O
r
中作为该行的最后排序结果；
[0028]其中计算图G的以点u为终点的最小权值哈密顿路径使用以下的近似算法：
[0029](1)使用Prim算法计算出图G的最小生成树T；
[0030](本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于哈密顿路径缓解NDE效应的混合高度单元合法化方法，用于集成电路的单元布局设计，其特征在于：所述方法将NDE感知的混合单元高度合法化问题转换成最小权值哈密顿路径问题，再使用两个寻找最小权值的哈密顿路径的近似算法进行求解；包括以下步骤；步骤S1、对以全局布局得到的集成电路单元布局进行单元重排，使之满足VDD/VSS约束；步骤S2、构建可确定所有多高度单元的顺序的单元图；步骤S3、对于单元图中每一行的单元，通过最小权值(u,v)哈密顿路径近似算法分段地将该行中的单元扩展到排列顺序O
r
中；步骤S4、检查执行完成步骤S3的行，对行中剩下的单元，使用最小u
‑
哈密顿路径近似算法将所有剩下的节点都扩展到排列顺序O
r
中，得到该行的最终排列顺序；步骤S5、每一行排列完毕后，通过插入填充单元及忽略右边界来构建一个二次规划问题，并通过解决该问题来消除所有重叠以及NDE违规；步骤S6、通过单元交换消除不必要的填充单元，将超出右边界的单元放置到自由空间，得到合法的结果。2.根据权利要求1所述的基于哈密顿路径缓解NDE效应的混合高度单元合法化方法，其特征在于：所述步骤S1中，首先将布局中的所有单元按左x坐标进行递增排序，然后计算将每个单元分配到特定行时所需要的代价cost
ij
,计算方法如以下公式所示，cost
ij
＝d
ij
+α1s
ij
+α2o
ij
ꢀꢀꢀꢀꢀꢀ
公式一；其中d
ij
是将单元i分配到行r的位移，α1和α2是用户设定的权重参数，s
ij
是将单元i放置到该位置单元的步长，o
ij
是单元的重合度；其中每个单元被分配的特定行为备选行，且需要满足VDD/VSS约束以及用户设定的垂直距离约束；然后按照x坐标进行递增排序的排序顺序，一个一个的将每个单元分配到代价最小的备选行上，直到分配完毕。3.根据权利要求2所述的基于哈密顿路径缓解NDE效应的混合高度单元合法化方法，其特征在于：所述步骤S2采用以下实现方式：在布局中的芯片左边加入一个虚拟单元c0，其宽度为0，高度为芯片的高度；对该布局构建一个单元图，该图为无向带权图，其中节点是布局中的所有单元，若两个单元在同一行，则两单元之间有一条连接的边，否则两单元之间不进行连接，c0视作与所有节点在同一行，这些边的权重由以下公式得到式中dist
ij
是两个单元之间的距离，β是用户自己定义的参数，step
ij
是两个单元的高度差；对该单元图，首先使用Prim算法得到最小生成树，然后计算该最小生成树中c0到其他所有节点的路径权值，按这些节点的路径权值进行递增排序，所形成的序列就是布局中多行高单元的顺序。4.根据权利要求3所述的基于哈密顿路径缓解NDE效应的混合高度单元合法化方法，其特征在于：所述步骤S3的实现方式具体如下：对于特定的一行r，首先将该行中的所有单元集合C
r
复制到集合TC中，并且从公式二中
得到该行的初始排序O
mr
，在该行的O
mr
中，按顺序地对每个由单元c
mr,j
‑2，c
mr,j
‑1，c
mr,j
(2≤j≤|O
mr
|)组成的段中，生成完全图G
rj
，其中G
rj
中的节点为{c
r,l
|x
mr,j
‑2≤x
r,l
≤max{x
mr,j
‑1,x
mr,j

【专利技术属性】
技术研发人员：张益敏，柳作栋，李晨，杨晓剑，
申请(专利权)人：上海立芯软件科技有限公司，
类型：发明
国别省市：