平版显示电路中基于比特位的运动补偿方法技术

平版显示电路中基于比特位的运动补偿方法主要应用于等离子体平板显示器件的后期视频处理，该方法对帧缓存器的地址分配、数据的存放和读出都是针对每个象素的一个比特位进行的，与此相配套的补偿算法也是针对比特数据通过移位寻址实现的；帧缓存器的地址分配方法为：帧缓存的ＲＡＭ地址空间首先按八个子场进行均分，对于每个子场又按一帧视频图像的行的顺序进行均分，其结果是对应于某个子场同一行相邻象素对应的某个比特位的数据将被放在一起，如果ＲＡＭ的最小存储单元是ｂｙｔｅ型数据，那么一个地址将存放八个相邻的象素，采用这种存储结构，可以将运动补偿所需的加法和乘法运算改为简单的地址运算。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术主要应用于等离子体平板显示器件的后期视频处理，尤其是一种基于比特(BIT)位的运动补偿方法。对于等离子体显示屏而言，其显示图像的灰度级实现方式是一种扫描期和维持期分离的方式(ADS方式)。在这种方式下，由于每一个子场的显示时间和视频帧信号之间没有完全同步，导在显示运动画面时图像的轮廓边缘出现亮暗的条纹。目前解决上述问题的办法可分为两类线性插值和带运动补偿的插值。这两类方法都是通过插值产生一帧中间帧，从而使视频信号的帧频提高到100Hz以上。线性插值就是求前后两帧对应象素的亮度信号的平均值，并将这个平均值作为中间帧的亮度信号。这种简单的线性插值在显示运动的图像时会产生明显的图像失真(图像的轮廓边缘会变得模糊)，图像的质量没有得到很大的提高，而带运动补偿的插值方法可以较好地解决运动图像的失真问题。这类方法通常分两步进行首先根据至少两帧视频信号计算出两帧图像里对应象素点之间的位移矢量；然后由位移矢量计算插值帧里每个象素所对应的亮度或色彩信号。一种根据位移矢量进行插值运算的典型计算公式如下 其中， 为象素点的位置， 为对应的运动矢量，g此处定义为象素点的亮度值(或者是色彩信号)。从上面的公式可以看出传统的运动补偿方法是针对每一个象素进行运算的(通常一个象素的亮度信号对应一个byte型数据)，而对于像等离子体显示屏这一类平板显示器件，其灰度的实现是通过各个子场亮度信号的叠加来完成的，其中每个子场只对应了亮度数据(通常位一个byte型数据)中的一个bit位。因此采用上面介绍的运动补偿算法将浪费很多的运算量(每计算出的一个byte数据中只有一个bit位是需要的)。本专利技术针对这种片内存储结构，将运动补偿所需的加法和乘法运算改为简单的地址运算，从而提高补偿运算的速度并易于硬件实现。此处我们假设帧缓存RAM的最小数据单元为8位(即byte型数据)，对于其他类型的RAM(比如，16位)只需作相应的改动，本专利技术关于bit位的补偿方法同样适用。与此相类似的，本专利技术假设每个象素对应的亮度或色彩信号为8位，对于其它非8位的亮度或色彩信号而言，只需RAM的地址空间作相应的改动，本专利技术关于bit位的补偿方法同样适用。本专利技术所描述的补偿算法的实现是一种基于比特位地址空间的位移方法，对于其它针对bit位的复杂补偿算法本专利技术的基于比特位地址空间的位移实现方法同样适用，只需将地址产生器模块作相应的调整即可。图2是地址产生器的实现框图。图3是读入数据及移位寄存器示意图。图4是利用移位寄存器对视频流进行转换的示意图。具体实施例方式如下1.为了实现将补偿运算改为地址运算，同时考虑到方便等离子体显示屏每个子场数据的读出(连续读出一帧所有象素的同一个bit位的数值)，片外帧缓存的数据存储结构设计如下首先，将作为帧缓存的外部存储器(独立的RAM模块)按子场先后顺序分成八个相等的地址空间，每个子场的地址空间用于存储与其相对应的一帧内所有象素的某个bit位数据。其次，对于每个子场的地址空间按行的先后顺序进行再次分割，即相同行的数据被放在一起。对于同一行的象素则从左到右依次存储在连续的地址空间里。需要特别说明的是，经过上面的两次分割后，连续存储的是每个象素的某个bit位，因此相邻的八个象素占用一个byte位(如果RAM模块是基于WORD寻址的，则相邻的十六个象素占用一个WORD位，并依次类推)。可以看出，采用上面的存储方式可以很方便地读出某一个子场的所有行数据。2.传统的补偿方法需要两次位移运算、一次求和运算和一次除法运算。本专利技术的针对bit位的补偿方法对此进行了优化，其补偿的公式如下 其中，bm为位于一帧图像 处的某个象素的灰度值的第m位(1≤m≤8)，式中 为二维矢量。上面的公式显示，针对bit位的补偿方法只需要一次地址位移运算。地址产生器的设计如图2所示在说明地址产生器以前，先行介绍每个象素对应的位移矢量的产生方法。目前关于视频的运动预估方法主要是基于块的匹配方法。这种方法的主要特点是预估算法将首先对一帧图像进行分块(通常块的大小为16×16象素矩阵)，并假设对于同一块中的象素其位移矢量是相等的。本专利技术中所用的位移矢量也是通过块匹配的算法获得的，因此基于bit位的补偿方法也必须是基于块进行的。如图2中所示，(m，n)代表当前将要读取的第n行第m块(此处假设块的大小是8×8，因此m为等同于RAM中某个子场某一行起始地址的偏移地址)，(vx，vy)代表当前读取的数据块的位移矢量，vx和vy的最高位为符号位。vx″表示vx的最低三位bit，而vx’表示除低三位以外的所有vx的bit位，它们都不包括符号位。如图中所示，m与vx’，n与vy分别进行了加减法运算，而vx，vy的符号位则作为多路选择器的选择信号。(m，n)与(vx，vy)运算后产生的(m’，n’)与当前的子场信息Subfield(即当前读取的数据块的子场)一起经过地址译码器就可以计算出所需象素块在帧缓存中的位置。地址译码器可以采用简单的加法和乘法电路实现。需要注意的是vx″没有送入地址译码器中，这是由于帧缓存是按块进行存储的，即一个地址(假设RAM是按byte进行存储的)存储了八个象素，因此，在根据符号位对vx″进行修正以后，修正后的数值Vshift将被送入到数据读出模块(见附图说明图1)。同样，图1中的数据读出模块需要对读入的数据进行再次的位移，地址译码器的输出是从(m’，n’)块所指向地址开始的两个连续的地址。3.根据2中的介绍，地址译码器输出的是两个连续的地址，因此两个地址共读入16个象素(假设帧缓存RAM是按byte型数据进行存储的)。在前面提到，vx″没有送入地址译码器，但是实际的运动矢量不可能全都恰好为8的倍数，即vx″不可能全是零。在本专利技术中对于低三位产生的位移，在读出的数据中进行了补偿。如图3中所示，从帧缓存中读入的数据(a0到a15)将送入8个多路选择器，每个多路选择器的选择信号为Vshift。8个多路选择器与读入的16个bit值的连接如图2中所示。读入的16个bit数据从高位到低位排成一列，第一个八选一多路选择器的输入为a0到a7，第二个八选一多路选择器的输入为a1到a8，依此类推，第八个八选一多路选择器的输入为a8到a15。4.在1中已介绍，帧缓存RAM是按子场顺序存储的，而目前视频信号提供的视频流格式通常按byte型数据顺序给出所有象素点的亮度或色彩信号，因此在将一帧视频信号存入RAM时，需要首先对将要存入的视频流进行转换，即将基于每个象素的byte型数据转换为基于子场的byte型数据。具体实现方法如下如图4中所示，视频流的每个bit位被输入到了与其相对应的一个移位寄存器中，图中每个移位寄存器的长度为8位。当移位寄存器移位8次以后每个移位寄存器中存放的正好是一个byte型数据(相邻八个象素的某个bit位的信号数据)，此时将这8个byte型数据进行锁存，这样移位寄存器又可以接收新的数据，而被锁存的8个byte型数据将被送入RAM相应的地址中。权利要求1.一种平板显示电路中基于比特位的运动补偿方法，其特征在于对帧缓存器的地址分配、数据的存放和读出都是针对每个象素的一个比特位进行的，与此相配套的补偿算法也是针对比特数据通过移位寻址实现的；帧缓存器的地址分本文档来自技高网...

【技术保护点】
一种平板显示电路中基于比特位的运动补偿方法，其特征在于对帧缓存器的地址分配、数据的存放和读出都是针对每个象素的一个比特位进行的，与此相配套的补偿算法也是针对比特数据通过移位寻址实现的；帧缓存器的地址分配方法为：帧缓存的ＲＡＭ地址空间首先按八个子场进行均分，对于每个子场又按一帧视频图像的行的顺序进行均分，其结果是对应于某个子场同一行相邻象素对应的某个比特位的数据将被放在一起，如果ＲＡＭ的最小存储单元是ｂｙｔｅ型数据，那么一个地址将存放八个相邻的象素，采用这种存储结构，可以将运动补偿所需的加法和乘法运算改为简单的地址运算。

【技术特征摘要】

【专利技术属性】
技术研发人员：夏军，尹涵春，汤勇明，郑姚生，王保平，
申请(专利权)人：东南大学，
类型：发明
国别省市：84[中国|南京]