一种沟槽型SiCMOSFET器件及其制备方法技术

本发明专利技术公开了一种沟槽型SiC MOSFET器件及其制备方法，通过在沟槽型SiC MOSFET器件中引入柱区电场调制结构，可有效舒缓沟槽底部电场分布，消除电场聚集效应，还可屏蔽栅氧内电场强度，降低栅氧内电场强度，避免栅氧击穿，从而防止器件过早击穿烧毁、提升器件可靠性。此外，本发明专利技术的器件结构和制备方法简单，效果显著，可实现高性能、批量化沟槽型SiC MOSFET器件制备生产，具有巨大的市场潜力与广泛的应用前景。前景。前景。

【技术实现步骤摘要】
一种沟槽型SiC MOSFET器件及其制备方法


[0001]本专利技术涉及一种沟槽型SiC MOSFET器件及其制备方法，属于半导体元器件制备方面的


技术介绍

[0002]SiC作为第三代半导体材料，具有禁带宽度大、临界击穿电场强度高、以及高热导率等一系列优异特性。SiC功率器件可同时实现高击穿电压、低导通电阻、高开关速度以及易散热等优异性能，在高能效、高功率、高温电力电子技术中具有明显竞争力，已成为当前功率半导体技术的研究热点。随着能源危机不断增大以及环境问题的日益凸显，以节能减排为核心的技术不断涌现，其中通过改进现有电力系统来提高能源利用率的
最为引人关注。据统计， 60％至 70％的电能是在低能耗系统中使用的，而其中绝大多数能耗浪费在电力变换和电力驱动中。在提高电力利用效率中起关键作用的是功率器件，也称为电力电子器件。如何降低功率器件的能耗已成为全球性的重要课题。在这种背景下，性能远优于常用硅器件的SiC器件受到人们青睐。
[0003]在常规的平面栅型SiC MOSFET器件中，由于存在寄生结型场效应晶体管结构，导致器件导通电阻增加。沟槽栅型SiC MOSFET不存在JFET区，器件导通电阻可显著降低，并且随着器件原胞面积的缩小，可进一步提升器件功率密度，具有明显的性能优势与广泛的应用前景。然而，沟槽型SiC MOSFET器件由于受沟槽底角处电场聚集效应的影响，极易造成器件过早击穿，甚至烧毁。另外，沟槽底部栅氧内的高电场极易造成栅氧击穿，导致器件失效。

技术实现思路

[0004]本专利技术的目的在于克服现有技术中的不足，提供一种沟槽型SiC MOSFET器件及其制备方法，结构及制备方法简单，有效调制沟槽型SiC MOSFET器件沟槽底部电场，降低栅氧击穿风险。
[0005]为达到上述目的，本专利技术所采用的技术方案是：第一方面，本专利技术提供一种沟槽型SiC MOSFET器件制备方法，包括如下步骤：提供第一掺杂类型的重掺杂的衬底，于所述衬底的上表面形成第一掺杂类型的轻掺杂的外延层；于所述外延层中形成第二掺杂类型的柱区；于所述外延层中形成第二掺杂类型的阱区，于所述阱区中形成第一掺杂类型的源区；于所述外延层中形成栅沟槽；于所述栅沟槽内形成栅介质层；于所述栅沟槽内的栅介质层表面填充第一掺杂类型的多晶硅；于所述外延层表面形成钝化层，于所述钝化层中形成源极窗口；于所述源极窗口内形成源极欧姆接触层，于所述衬底底部表面形成漏极欧姆接触
层；于所述钝化层中对应于所述多晶硅区的位置形成栅极窗口；于所述栅极窗口内形成栅极电极，于所述源极欧姆接触层表面形成源极电极，于所述漏极欧姆接触层表面形成漏极电极。
[0006]结合第一方面，进一步的，所述外延层中形成第二掺杂类型的柱区，包括如下步骤：于所述外延层的表面形成离子注入掩膜层；在所述离子注入掩膜层的上表面涂覆光刻胶，进行图形化处理，形成图形化的光刻胶；对所述图形化的光刻胶中的离子注入掩膜层，采用刻蚀工艺进行刻蚀处理，形成离子注入窗口；去除所述图形化的光刻胶，保留刻蚀处理后的离子注入掩膜层；根据刻蚀处理后的离子注入掩膜层，对所述外延层进行铝离子注入工艺，形成柱区；去除刻蚀处理后的离子注入掩膜层。
[0007]进一步的，所述外延层中形成栅沟槽，包括如下步骤：通过化学气相沉积工艺，在所述外延层表面生长刻蚀掩膜层；在所述刻蚀掩膜层的表面涂覆光刻胶，进行图形化处理，形成图形化的光刻胶；对图形化的光刻胶中的刻蚀掩膜层进行反应离子刻蚀，形成图形化的刻蚀掩膜层；去除所述图形化的光刻胶，依据图形化的刻蚀掩膜层对所述外延层进行感应耦合等离子体刻蚀，形成栅沟槽；去除所述图形化的刻蚀掩膜层；对外延层进行高温钝化处理，对所述栅沟槽进行形貌修饰。
[0008]进一步的，所述栅沟槽内形成栅介质层，包括如下步骤：利用热氧化工艺在所述栅沟槽表面生长第一层二氧化硅层；利用低压化学气相沉积工艺，在所述热氧化工艺形成的第一层二氧化硅层表面生长第二层二氧化硅层；对所述第一层氧化硅层与第二层氧化硅层进行退火处理；进一步的，所述栅沟槽内的栅介质层表面填充第一掺杂类型的多晶硅，包括如下步骤：利用低压化学气相沉积工艺在栅介质层表面生长第一掺杂类型的多晶硅；利用ICP刻蚀工艺对所述第一掺杂类型的多晶硅与所述栅介质层依次刻蚀，去除栅沟槽以外区域的多晶硅与栅介质层。
[0009]第二方面，本专利技术提供一种沟槽型SiC MOSFET器件，包括：第一掺杂类型的重掺杂的衬底；第一掺杂类型的轻掺杂的外延层，位于所述衬底的上表面；第二掺杂类型的柱区，位于所述外延层中；第二掺杂类型的阱区，位于所述外延层中；
第一掺杂类型的源区，位于所述阱区中；栅沟槽，位于所述外延层中；栅介质层，位于所述栅沟槽中；第一掺杂类型的多晶硅，填充于所述栅沟槽内的栅介质层表面；钝化层，位于源极电极与栅极电极之间的外延层的表面；源极欧姆接触层，位于所述第一掺杂类型的源区与第二掺杂类型的柱区的表面；漏极欧姆接触层，位于所述衬底的下表面；栅极电极，位于所述多晶硅的上表面；源极电极，位于所述源极欧姆接触层的上表面；漏极电极，位于所述漏极欧姆接触层的下表面。
[0010]结合第二方面，进一步的，所述第二掺杂类型的柱区，深度为1.8~3.0μm，宽度为0.4~1.2μm，掺杂浓度为1e17~1e19cm
‑3。
[0011]进一步的，所述第一掺杂类型的源区，深度为0.2~0.5μm，宽度为0.5~1.5μm，掺杂浓度为1e19~1e21cm
‑3，所述第一掺杂类型的源区与所述第二掺杂类型的柱区相连接。
[0012]进一步的，所述所述栅沟槽的宽度为0.6~2.0μm，深度为0.6~2.5μm。
[0013]进一步的，所述栅介质层为第一层氧化层与第二层氧化层的复合层，且位于所述栅沟槽侧壁的栅介质层厚度为40~60nm，位于所述栅沟槽底部的栅介质层厚度为80~120nm。
[0014]与现有技术相比，本专利技术所达到的有益效果：本专利技术在沟槽型SiC MOSFET器件中引入柱区作为电场调制结构，有效舒缓沟槽底部电场分布，消除沟槽底角处电场聚集效应，还可屏蔽栅氧内电场强度，避免栅氧击穿，从而防止器件过早击穿烧毁、提升器件运行的可靠性；本专利技术的器件结构和制备方法简单，效果显著，可实现高性能、批量化沟槽型SiC MOSFET器件的制备生产，具有巨大的市场潜力与广泛的应用前景。
附图说明
[0015]图1是本专利技术实施例一种沟槽型SiC MOSFET器件制备方法的流程示意图；图2是衬底的上表面形成第一掺杂类型的轻掺杂的外延层的结构示意图；图3是外延层中形成第二掺杂类型的柱区的结构示意图；图4是阱区中形成第一掺杂类型的源区的结构示意图；图5是外延层中形成栅沟槽的结构示意图；图6是栅沟槽内形成栅介质层的结构示意图；图7是栅沟槽内的栅介质层表面填充第一掺杂类型的多晶硅的结构示意图；图8是钝化层中形成源极窗口的结构示意图；图9是源极窗口内形成源极欧姆接触层，于所述衬底底部表面形成漏极欧姆接触层的结构示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽型SiC MOSFET器件制备方法，其特征在于，包括如下步骤：提供第一掺杂类型的重掺杂的衬底（101），于所述衬底（101）的上表面形成第一掺杂类型的轻掺杂的外延层（103）；于所述外延层（103）中形成第二掺杂类型的柱区（104）；于所述外延层（103）中形成第二掺杂类型的阱区（105），于所述阱区（105）中形成第一掺杂类型的源区（106）；于所述外延层（103）中形成栅沟槽（107）；于所述栅沟槽（107）内形成栅介质层（108）；于所述栅沟槽（107）内的栅介质层（108）表面填充第一掺杂类型的多晶硅（109）；于所述外延层（103）表面形成钝化层（110），于所述钝化层（110）中形成源极窗口（111）；于所述源极窗口（111）内形成源极欧姆接触层（112），于所述衬底（101）底部表面形成漏极欧姆接触层（113）；于所述钝化层（110）中对应于所述多晶硅区（109）的位置形成栅极窗口（114）；于所述栅极窗口（114）内形成栅极电极（115），于所述源极欧姆接触层（112）表面形成源极电极（116），于所述漏极欧姆接触层（113）表面形成漏极电极（117）。2.根据权利要求1所述的一种沟槽型SiC MOSFET器件制备方法，其特征在于，所述外延层（103）中形成第二掺杂类型的柱区（104），包括如下步骤：于所述外延层（103）的表面形成离子注入掩膜层；在所述离子注入掩膜层的上表面涂覆光刻胶，进行图形化处理，形成图形化的光刻胶；对所述图形化的光刻胶中的离子注入掩膜层，采用刻蚀工艺进行刻蚀处理，形成离子注入窗口；去除所述图形化的光刻胶，保留刻蚀处理后的离子注入掩膜层；根据刻蚀处理后的离子注入掩膜层，对所述外延层（103）进行铝离子注入工艺，形成柱区（104）；去除刻蚀处理后的离子注入掩膜层。3.根据权利要求1所述的一种沟槽型SiC MOSFET器件制备方法，其特征在于，所述外延层（103）中形成栅沟槽（107），包括如下步骤：通过化学气相沉积工艺，在所述外延层（103）表面生长刻蚀掩膜层；在所述刻蚀掩膜层的表面涂覆光刻胶，进行图形化处理，形成图形化的光刻胶；对图形化的光刻胶中的刻蚀掩膜层进行反应离子刻蚀，形成图形化的刻蚀掩膜层；去除所述图形化的光刻胶，依据图形化的刻蚀掩膜层对所述外延层（103）进行感应耦合等离子体刻蚀，形成栅沟槽；去除所述图形化的刻蚀掩膜层；对外延层（103）进行高温钝化处理，对所述栅沟槽进行形貌修饰。4.根据权利要求1所述的一种沟槽型SiC MOSFET器件制备方法，其特征在于，所述栅沟槽（107）内形成栅介质层（108），包括如下步骤：利用热氧化工艺在所述栅沟槽（107）表面生长第一层二氧化硅层；利用低压化学气相沉积工艺，在所述热氧化工艺形成的第一层二氧化硅层表面生长第<...

【专利技术属性】
技术研发人员：王谦，刘昊，田亮，施俊，
申请(专利权)人：南瑞联研半导体有限责任公司，
类型：发明
国别省市：