光传感器的像素电路及其制造方法技术

本公开涉及一种光传感器的像素电路及其制造方法。用于制造像素电路的方法包括：在集成电路的互连结构的暴露面上沉积绝缘层，该互连结构具有与所述暴露面齐平的导电元件；以及蚀刻穿过绝缘层到达导电元件的开口；将电极层沉积在导电元件和绝缘层上并且与导电元件和绝缘层接触；通过去除(通过蚀刻)位于绝缘层上的电极层的一部分来限定电极；以及沉积膜，该膜被配置为当在像素电路的工作波长处的射线到达像素电路时，将光子转换成电子

【技术实现步骤摘要】
光传感器的像素电路及其制造方法


[0001]本公开总体上涉及光传感器，例如图像传感器，并且更具体地涉及光传感器的像素电路以及用于制造这种像素电路的方法。

技术介绍

[0002]已知光传感器包括由CMOS(互补金属氧化物半导体)技术制成的集成电路，置于集成电路上的互连结构以及置于该互连结构上的感光膜。感光膜是布置在集成电路(ABove集成电路)上方的堆叠的部分，即ABIC类型的堆叠。该膜被配置为以传感器的工作波长实现入射光子到电子
‑
空穴对的转换。在这种传感器中，传感器的每个像素电路通常包括感光膜的一部分。

技术实现思路

[0003]需要解决已知光传感器(特别是上述类型的已知光传感器)的所有或一些缺点。
[0004]一个实施例解决了已知的光传感器、特别是上述类型的已知的光传感器的所有或一些缺点。
[0005]一个实施例提供了一种用于制造像素电路的方法，该方法包括以下连续步骤：
[0006]沉积绝缘层，绝缘层在集成电路的互连结构的暴露面上，互连结构具有与所述暴露面齐平的导电元件；
[0007]蚀刻开口，开口穿过绝缘层到达导电元件；
[0008]将电极层沉积在导电元件和绝缘层上，并且与导电元件和绝缘层接触；
[0009]通过去除(通过蚀刻)位于绝缘层上的电极层的部分，来限定电极；以及
[0010]沉积膜，膜被配置为当在像素电路的工作波长处的射线到达像素电路时，将光子转换成电子
‑
空穴对。
[0011]根据一个实施例，膜包括胶体量子点。
[0012]根据一个实施例，通过蚀刻开口和开口的侧壁而暴露的导电元件的部分由所述电极完全覆盖，电极溢出到围绕开口的绝缘层上。
[0013]根据一个实施例，绝缘层的厚度等于在膜的材料中的所述工作波长的一半。
[0014]根据一个实施例，所述射线的波长被包括在750nm至3000nm之间，例如等于940nm。
[0015]根据一个实施例，膜被沉积以便膜的暴露面是平面。
[0016]根据一个实施例，电极层的沉积包括沉积至少一层导电材料。
[0017]根据一个实施例，电极层的沉积包括沉积钽层、和/或沉积氮化钛层、和/或沉积氮化钽层。
[0018]根据一个实施例，方法还包括用于在所述膜上形成另一电极的后续步骤。
[0019]根据一个实施例，另一个电极是由对所述波长透明的一种或若干种材料制成的。
[0020]根据一个实施例，绝缘层的沉积包括沉积至少一层绝缘材料。
[0021]根据一个实施例，绝缘层的沉积包括将扩散阻挡层沉积在互连结构的所述暴露面
上，并且与互联结构的所述暴露面接触。
[0022]根据一个实施例，电极层比绝缘层薄，例如薄十倍；和/或，膜比绝缘层厚，例如厚至少两倍。
[0023]另一实施例提供了一种像素电路，包括：
[0024]绝缘层，位于像素电路的集成电路的互连结构的面上，并且与互联结构的面接触，互连结构具有与所述面齐平的导电元件；
[0025]开口，穿过绝缘层到达导电元件；
[0026]电极，位于导电元件上并且与导电元件接触；以及
[0027]膜，被配置为当在像素电路的工作波长处的射线到达像素电路时，将光子转换成电子
‑
空穴对，所述膜填充开口并且覆盖电极和绝缘层。
[0028]根据一个实施例，通过实现所描述的方法来获得像素电路。
[0029]根据一个实施例，所述膜包括胶体量子点。
[0030]根据一个实施例，电极比所述绝缘层薄，例如薄十倍；和/或，膜比绝缘层厚，例如厚至少两倍。
[0031]根据一个实施例：
[0032]膜的厚度被包括在200nm与1μm之间，例如等于约500nm；和/或
[0033]电极的厚度被包括在5nm与100nm之间；和/或
[0034]绝缘层的厚度被包括在50nm与500nm之间，例如在50nm与300nm之间，例如等于200nm。
[0035]根据一个实施例，像素电路包括位于膜上的另一电极，所述另一电极是由对射线的波长透明的材料制成。
[0036]另一实施例提供了光传感器，包括如上所述的至少一个像素电路。
附图说明
[0037]在以下针对特定实施例的描述中，通过示例而非限制的方式，参考附图更详细地描述了上面提到的特征和优势以及其他的特征和优势，其中：
[0038]图1以局部示意性截面示出光传感器的像素电路的一个示例；
[0039]图2通过示意性截面图图示用于制造图像传感器的像素电路的方法的实施例的一个步骤；
[0040]图3通过示意性截面图图示用于制造像素电路的方法的另一步骤；
[0041]图4通过示意性截面图图示用于制造像素电路的方法的又一步骤；和
[0042]图5通过示意性截面图图示用于制造像素电路的方法的又一步骤。
具体实施方式
[0043]在各个附图中，相似的特征已经由相似的附图标记表示。特别地，在各个实施例之间共有的结构和/或功能特征可以具有相同的附图标记并且可以布置相同的结构、尺寸和材料特性。
[0044]为了清楚起见，仅详细图示和描述对于理解本文描述的实施例有用的操作和元件。特别地，没有详细描述光传感器的常规CMOS集成电路，特别是用于读取像素电路的CMOS
集成电路，所描述的实施例，实现方式的模式和变型与光传感器的常规CMOS集成电路兼容。
[0045]除非另有说明，否则当提及连接在一起的两个元件时，表示没有除了导体之外的任何中间元件的直接连接；而当提及耦合在一起的两个元件时，则表示这两个元件可以被连接或者它们可以经由一个或多个其他元件被耦合。
[0046]在本公开的其余部分中，光传感器的工作波长或光传感器的像素电路的工作波长是指由传感器或像素电路所接收到的光线或电磁射线的波长，针对该波长，传感器或像素电路实现将接收到的光子转换成电子
‑
空穴对。光传感器或这种传感器的像素电路可以具有多个工作波长，例如处于工作波长的范围内。
[0047]在以下公开中，除非另有指示，否则当提及绝对位置限定词时，例如术语“前”，“后”，“顶部”，“底部”，“左”，“右”等，或提及相对位置限定词，例如术语“上方”，“下方”，“较高”，“较低”等，或提及方位的限定词，例如“水平”，“竖直”等，关于图中所示的方位进行的参考。
[0048]除非另有说明，否则表述“约”，“大约”，“基本上”和“在
…
的量级”表示在10％以内，以及优选在5％以内。
[0049]图1以局部示意性截面示出光传感器的像素电路1的一个示例，要理解的是，在实践中，传感器可以具有若干个相同的像素电路1，例如数百或数千个像素电路1。
[0050]传感器包括半导体层100，例如半导体衬底或绝缘体上半导体(SOI)结构的层。层100例如是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：通过以下方式制造像素电路：形成绝缘层，所述绝缘层在集成电路的互连结构的暴露表面上，所述互连结构具有与所述暴露表面齐平的导电元件；蚀刻开口，所述开口穿过所述绝缘层到达所述导电元件；形成电极层，所述电极层在所述导电元件和所述绝缘层上并且与所述导电元件和所述绝缘层接触；通过去除位于所述绝缘层上的所述电极层的部分而形成第一电极，所述第一电极在所述导电元件上、在所述开口的侧壁上以及在所述绝缘层的表面上；以及形成膜，所述膜在所述第一电极上并且在所述开口中。2.根据权利要求1所述的方法，其中，膜包括胶体量子点，以及所述膜被配置为：当在所述像素电路的工作波长处的射线到达所述像素电路时，将光子转换成电子
‑
空穴对。3.根据权利要求1所述的方法，其中，通过蚀刻所述开口和所述开口的所述侧壁而暴露的所述导电元件的部分由所述第一电极完全覆盖，所述第一电极溢出到围绕所述开口的所述绝缘层上。4.根据权利要求1所述的方法，其中，所述绝缘层的厚度基本等于所述膜的工作波长的一半。5.根据权利要求1所述的方法，其中，所述射线的所述波长被包括在750nm至3000nm之间。6.根据权利要求1所述的方法，其中，形成所述膜包括将所述膜的暴露表面形成为平面。7.根据权利要求1所述的方法，其中，形成所述电极层包括形成至少一层导电材料。8.根据权利要求1所述的方法，其中，形成所述电极层包括形成来自钽、氮化钛和氮化钽中的一项的层。9.根据权利要求1所述的方法，还包括在所述膜上形成第二电极。10.根据权利要求9所述的方法，其中，所述第二电极包括对所述膜的工作波长透明的一种或多种材料。11.根据权利要求1所述的方法，其中，形成所述绝缘层包括形成至少一层绝缘材料。12.根据权利要求1所述的方法，其中，形成所述绝缘层包括形成扩散阻挡层，所述扩散阻挡层在所述互连结构的所述暴露表面上并且与所述暴露表面接触。13.根据权利要求1所述的方法，其中，所述电极层比所述绝缘层薄十倍。14.根据权利要求1所述的方法，其中，所述膜比所述绝缘层的厚至少两倍。15.一种像素电路，包括：包括导电元件的互连结构；绝缘层，在所述互连结构的表面上并且与所述表面接触，所述导电元件与所述表面共面；开口，穿...

【专利技术属性】
技术研发人员：T，
申请(专利权)人：意法半导体克洛尔二公司，
类型：发明
国别省市：