蚀刻方法以及等离子体处理装置制造方法及图纸

一种蚀刻方法，包括:a工序，在腔室内的载置台上提供基板，基板具有包括第一含硅材料的第一区域以及包括第二含硅材料的第二区域；b工序，对第一区域进行蚀刻直至第二区域露出或者第二区域即将露出；c工序，通过使基板暴露于使用第一RF信号由包括碳原子以及氟原子的第一处理气体生成的等离子体，在基板之上形成堆积物；d工序，使堆积物暴露于使用第一RF信号由包括惰性气体的第二处理气体生成的等离子体，从而相对于第二区域选择性地对第一区域进行蚀刻；以及重复c工序和d工序的e工序，在c工序中，通过将第一RF信号的频率设定为60MHz～300MHz的范围和/或将载置台的温度设定为100℃～200℃的范围，将包含于堆积物中的碳原子数与氟原子数的比控制为大于1。数与氟原子数的比控制为大于1。数与氟原子数的比控制为大于1。

【技术实现步骤摘要】
蚀刻方法以及等离子体处理装置


[0001]本专利技术涉及蚀刻方法以及等离子体处理装置。

技术介绍

[0002]相对于由氮化硅构成的第二区域，选择性地对由氧化硅构成的第一区域进行蚀刻的技术为人所知。作为这样的技术的一个例子，提出了SAC(Self
‑
Aligned Contact)技术(例如，参照专利文献1)。
[0003]在微细化发展的近年来的半导体器件制造中，为了不产生图案不良，等离子体以及副生成物的控制变得重要。并且，为了使氧化硅相对于氮化硅的选择比变高，在第二区域形成基于副生成物(以下，也称作“堆积物”。)的保护膜从而使氧化硅相对于氮化硅的选择比提高是重要的。
[0004]<现有技术文献>
[0005]<专利文献>
[0006]专利文献1:日本国特开2017
‑
216284号公报

技术实现思路

[0007]<本专利技术要解决的问题>
[0008]本专利技术提供一种改善由氧化硅构成的第一区域相对于由氮化硅构成的第二区域的选择比的技术。
[0009]<用于解决问题的手段>
[0010]根据本专利技术的一个方式，提供一种蚀刻方法，包括:a工序，其在腔室内的载置台上提供基板，上述基板具有包括第一含硅材料的第一区域、以及包括与上述第一含硅材料不同的第二含硅材料的第二区域，上述第二区域形成凹部，上述第一区域以填埋上述凹部且覆盖上述第二区域的方式形成；b工序，其对上述第一区域进行蚀刻，直至上述第二区域露出或者上述第二区域即将露出为止；c工序，其通过使上述基板暴露于使用第一RF信号由包括碳原子以及氟原子的第一处理气体生成的等离子体，从而在上述基板之上形成堆积物；d工序，其使上述堆积物暴露于使用第一RF信号由包括惰性气体的第二处理气体生成的等离子体，从而相对于上述第二区域选择性地对上述第一区域进行蚀刻；以及e工序，其重复上述c工序和上述d工序，在上述c工序中，通过将上述第一RF信号的频率设定为60MHz～300MHz的范围和/或将上述载置台的温度设定为100℃～200℃的范围，将包含于上述堆积物中的碳原子数与氟原子数的比控制为大于1。
[0011]<专利技术的效果>
[0012]根据一个方面，能够改善由氧化硅构成的第一区域相对于由氮化硅构成的第二区域的选择比。
附图说明
[0013]图1是示出一个实施方式的蚀刻方法的流程图。
[0014]图2是图1所示方法能够适用的一个例子的基板的部分放大剖视图。
[0015]图3是概略示出能够用于执行图1所示方法的等离子体处理系统的一个例子的图。
[0016]图4是执行图1所示方法的途中阶段的基板的部分放大剖视图。
[0017]图5是执行图1所示方法的途中阶段的基板的部分放大剖视图。
[0018]图6是执行图1所示方法的途中阶段的基板的部分放大剖视图。
[0019]图7是执行图1所示方法的灰化阶段的基板的部分放大剖视图。
[0020]图8是示出用于执行图1所示方法的RF信号的实验结果的一个例子的图。
[0021]图9是示出用于执行图1所示方法的RF信号的实验结果的一个例子的图。
[0022]图10是示出用于执行图1所示方法的RF信号以及温度的实验结果的一个例子的图。
[0023]图11是示出对于通过执行图1所示方法MT而生成的堆积物的实验结果的一个例子的图。
具体实施方式
[0024]以下，参照附图对用于实施本专利技术的方式进行说明。在各附图中，对于相同构成部分付与相同的附图标记，有时省略重复的说明。
[0025]图1是示出一个实施方式的蚀刻方法的流程图。图1所示蚀刻方法(以下，称作“方法MT”)为了对形成于基板的第一区域相对于第二区域选择地进行蚀刻而执行。第一区域由第一含硅材料形成。第二区域由与第一含硅材料不同的第二含硅材料形成。
[0026][基板构造的一个例子][0027]图2是能够适用图1所示方法MT的一个例子的基板W的部分放大剖视图。图2所示基板W具有基底区域UR、第一区域R1以及第二区域R2。在一个例子中，基板W是在鳍式场效应晶体管的制造中得到的产物。
[0028]基底区域UR由例如多晶硅形成。基底区域UR在一个例子中为鳍区域，其具有大致长方体形状。基板W具有多个突出部PT。多个突出部PT设于基底区域UR之上，并且以彼此大致平行的方式排列。在一个例子中，多个突出部PT各自为栅极区域。
[0029]第二区域R2由与第一含硅材料不同的第二含硅材料形成。第二区域R2作为一个例子由氮化硅形成。第二区域R2以覆盖多个突出部PT以及基底区域UR的方式设置。第二区域R2具有多个隆起区域PR。多个隆起区域PR分别以覆盖多个突出部PT的方式延伸，并且自基底区域UR隆起。即，多个隆起区域PR各自沿突出部PT的侧面以及上表面延伸。相邻的两个隆起区域PR之中的一者为第一隆起区域PRA，另一者为第二隆起区域PRB。在第一隆起区域PRA和第二隆起区域PRB之间提供有凹部。第二区域R2还具有底部区域BR。底部区域BR在凹部的下侧延伸。即，底部区域BR在第一隆起区域PRA和第二隆起区域PRB之间且在基底区域UR之上延伸。
[0030]第一区域R1由第一含硅材料形成。第一区域R1作为一个例子由氧化硅形成。第一区域R1被埋入由第二区域R2提供的凹部之中。
[0031]另外，第一区域R1以覆盖第二区域R2的方式设置。在第一区域R1之上设有掩模MK。
掩模MK以在由第二区域R2提供的凹部的上方提供开口的方式图案化。掩模MK的开口的宽度比由第二区域R2提供的凹部的宽度大。掩模MK作为一个例子为由有机膜形成的掩模。掩模MK可以由光刻技术制作。
[0032][等离子体处理系统][0033]图3是概略示出能够用于执行图1所示方法的等离子体处理装置的一个例子的图。
[0034]在一个实施方式，等离子体处理系统1包括等离子体处理装置1a以及控制部1b。等离子体处理装置1a包括等离子体处理腔室10、气体供给部20、RF(Radio Frequency)电力供给部30以及排气系统40。另外，等离子体处理装置1a包括载置台11以及上部电极喷头12。载置台11配置于等离子体处理腔室10内的等离子体处理空间10s的下部区域。上部电极喷头12配置于载置台11的上方，其可以作为等离子体处理腔室10的顶部(ceiling)的部分起作用。
[0035]载置台11构成为用于在等离子体处理空间10s中支承基板W。在一个实施方式中，载置台11包括下部电极111、静电卡盘112、以及边缘环113。静电卡盘112配置于下部电极111之上，并且构成为在静电卡盘112的上表面支承基板W。边缘环113以在下部电极111的周缘部上表面包围基板W的方式配置。
[0036本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种蚀刻方法，包括:a工序，其在腔室内的载置台上提供基板，上述基板具有包括第一含硅材料的第一区域、以及包括与上述第一含硅材料不同的第二含硅材料的第二区域，上述第二区域形成凹部，上述第一区域以填埋上述凹部且覆盖上述第二区域的方式形成；b工序，其对上述第一区域进行蚀刻，直至上述第二区域露出或者上述第二区域即将露出为止；c工序，其通过使上述基板暴露于使用第一RF信号由包括碳原子以及氟原子的第一处理气体生成的等离子体，从而在上述基板之上形成堆积物；d工序，其使上述堆积物暴露于使用第一RF信号由包括惰性气体的第二处理气体生成的等离子体，从而相对于上述第二区域选择性地对上述第一区域进行蚀刻；以及e工序，其重复上述c工序和上述d工序，在上述c工序中，通过将上述第一RF信号的频率设定为60MHz～300MHz的范围和/或将上述载置台的温度设定为100℃～200℃的范围，将包含于上述堆积物中的碳原子数与氟原子数的比控制为大于1。2.根据权利要求1所述的蚀刻方法，其中，在上述c工序中，将上述第一RF信号的频率设定为60MHz～300MHz的范围。3.根据权利要求1或2所述的蚀刻方法，其中，在上述c工序中，将上述载置台的温度设定为100℃～200℃的范围。4.根据权利要求1至3中任一项所述的蚀刻方法，其中，在上述c工序中，形成于上述第二区域的上表面的上述堆积物的厚度与形成于上述第二区域的侧面的上述堆积物的厚度的比为5以上。5.根据权利要求1至4中任一项所述的蚀刻方法，其中，在上述c工序中，形成于上述第二区域的侧面的上述堆积物的成膜速率为5以下。6.根据权利要求1至5中任一项所述的蚀刻方法，其中，包含于上述第一处理气体中的碳原子数与氟原子数的比为0.5以上。7.根据权利要求1至6中任一项所述的蚀刻方法，其中，上述第一处理气体是从C4F6气体、C5F8气体以及C4F8气体的组中选择的至少一种。8.根...

【专利技术属性】
技术研发人员：石原田幸太，高田郁弥，户花敏胜，森北信也，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：