具有特征计算的集成电路制造技术

本发明专利技术涉及用于处理数据信号（Ｉ）的多个数据样值的集成电路（ＤＥＣ＿Ｖ），其中所述集成电路与计数器（ＣＴ）相关联并包括用于输出特征的装置（ＳＩＧＮ＿Ｍ），所述计数器（ＣＴ）适合于起动和停止所述信号（Ｉ）的特征计算，所述特征每次根据由所述集成电路（ＤＥＣ＿Ｖ）输出的数据信号的数据样值（Ｐ）重算。应用：机顶盒中的视频译码器。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于处理数据信号的多个数据样值的集成电路和相应的测试方法。这样的集成电路可以用于，例如计算机中。
技术介绍
计算机中的集成电路用于在所述计算机的屏幕上显示一些数据信号，例如图像，所述数据信号包括数据样值，即所显示图像的像素。一幅图像通常包括1280*1024个像素，而一个像素通常由32比特确定。这就使一幅图像约有4千万比特的数据传递到屏幕上。为了避免传递这样多的数据，在美国专利5,862,150，标题为《视频帧的特征获取》中建议并描述了一种解决方案。所述解决方案的要点是使用随机存取存储器数模转换器(也称RAMDAC)，RAMDAC包括特征发生器、中央处理器CPU和数字总线。所述计算机包括帧缓冲区，后者保存准备显示在屏幕上的图像。RAMDAC允许借助于特征发生器、中央处理器CPU和数字总线计算帧缓冲区的图像上的特征，并把计算结果与”良好特征”进行比较。这种解决方案的一个缺点是不能实时测试图像。的确，RAMDAC从帧缓冲区取得像素，所述像素描述了在计算机屏幕上显示的固定图像。这样，当计算机屏幕上显示的图像为电视影片的图像时，人们不能在其操作环境(即电视影片的图像)中一旦电视影片的图像在计算机屏幕上显示时就测试集成电路。此外，中央处理器CPU需要计算特征，并且所述解决方案仅仅对于RAMDAC有特效。中央处理器CPU导致高的功耗和使用软件。专利技术概述因此，本专利技术的一个目的是提供一种用于处理数据信号的多个数据样值的集成电路和相应的测试方法，所述测试方法允许在不使用中央处理器CPU的情况下实时测试数据信号。为此，提供一种用于处理数据信号的多个数据样值的集成电路，其中所述集成电路与计数器相关联并包括计算特征的装置，所述计数器适合于起动和停止所述数据信号的特征计算，每次根据由所述集成电路输出的所述数据信号的数据样值重算所述特征。此外，提供一种用于测试处理数据信号的多个数据样值的集成电路的测试方法，所述集成电路与计数器相关联，其中所述方法包括以下步骤-把所述集成电路插入数据测试系统，-借助于所述计数器计算由所述集成电路产生的所有数据信号的特征，所述计数器适合于起动和停止信号的特征计算，每次根据由所述集成电路输出的所述数据信号的数据样值重算所述特征，以及-每次计算特征时把所述计算的特征与参考集成电路的一些寄存的特征进行实时比较。正如我们将在下文中更详细看到的，由于每次都根据由所述集成电路输出的数据信号的数据样值，借助于计数器重算特征，因而允许在不需要任何中央处理器的情况下，借助于计数器实时测试集成电路。有利的是，在非限制性实施例中，所述计数器基于内部电路的内部时钟和数据信号的垂直同步信号，所述内部时钟确定特征计算的顺序，而所述垂直同步信号确定每一次特征计算的结束。在非限制性实施例中，集成电路最好包括至少一个数模转换器，所述数模转换器包括所述内部时钟、数据信号的数据样值，所述数据样值是由所述集成电路在所述内部时钟的每一个时钟周期内输出的。在非限制性实施例中，数据信号最好包括有效区和无效区，在特征计算中需要考虑它们两者。有利的是，在非限制性实施例中，集成电路还包括-初始化输入端，用于输出确定所述集成电路是否处于测试方式的信号，-时钟引脚，用于接收数据测试系统的时钟信号，-标记，用于启动由数据测试系统读出特征的操作，以及-串行输出端，用于把特征的比特输出到数据测试系统。在非限制性实施例中，集成电路最好还包括用于把垂直同步信号输出到数据测试系统的第二输出端。有利的是，在非限制性实施例中，集成电路还包括用于限定时间窗口的激活/去激活装置，在所述时间窗口期间可以执行把由所述计算装置计算的特征与参考特征进行比较的操作。在非限制性实施例中，集成电路最好还包括延迟线，用于将特征计算块初始化。附图的简要说明参照附图阅读以下详细说明，本专利技术的其他目的、特征和优点将变得更加明显，附图中-附图说明图1说明根据本专利技术的集成电路和计数器，-图2是由视频处理系统给图1的所述集成电路产生的数据信号，-图3更详细地说明图1的集成电路，-图4是表示借助于图1的计数器的特征计算的时间安排的简图，以及-图5说明图3所示的集成电路中特征计算装置的示意图。专利技术的详细说明在以下说明中，不详细说明对本专业的技术人员来说是众所周知的功能和结构，因为它们会以不必要的细节模糊本专利技术。本专利技术涉及用于处理数据信号的多个数据样值的集成电路。把视频应用方面的例子用于进一步的说明。当然，不排除其它应用中(例如计算机中)的其它应用例子。这样的集成电路可以在图1所示的视频处理装置VCS中找到。视频处理系统VCS包括用于对表示电视影片VIDEO的MPEG信号解码的信道卫星解码器DEC_V，所述解码器为集成电路，所述电视影片包括数据信号，例如具有数据样值(例如像素)的图像I。在作为例子给出的应用中，机顶盒被看做这样的视频处理装置的例子，所述例子不局限于这样的机顶盒或解码器。一般地说，机顶盒还包括用于接收来自抛物面反射器的数字信号DIG_S的调谐器TUNE，所述调谐器适合于对数字信号进行解调并输出MPEG信号MPEG_S。这样的机顶盒通常与具有屏幕的电视机TV相关联，在屏幕上显示电视影片VIDEO的图像I。应当指出，有两种主要的图像格式称为PAL/SECAM的欧洲图像格式和称为NTSC的美国图像格式，分别规定50幅图像/秒或60幅图像/秒。图2中说明电视影片的图像I。这种图像I包括多个像素P。这种图像I通常包括L0至LN行像素P。如本专业的技术人员众所周知的，水平同步信号HS和垂直同步信号VS分别用于确定图像I中行的开始和图像I的开始，一幅图像包括有效区Z1和无效区Z2。电视影片的图像(因而所述图像的像素)由信道卫星解码器DEC_V产生。图3说明一种集成电路，例如信道卫星解码器DEC_V。它包括用于将输入的MPEG信号解码并产生构成所述电视影片图像的中央处理器CPU1。本专业的技术人员众所周知，所述集成电路还包括用于RGB、YC和CVBS视频格式的6个数模转换器DAC，每一个数模转换器DAC都包括一个内部时钟CLK和数据总线。关于不同的视频格式，CVBS格式与可以记录在录像机上的图像对应，而RGB格式与可以在TV屏幕上显示的图像对应，YC格式与家庭视频图像对应。为了在其操作环境中测试信道卫星解码器DEC_V，要计算电视影片的每一幅图像的特征，然后往后与每一幅图像的参考特征比较。所述特征最好是本专业的技术人员众所周知的CRC，也称为循环冗余校验和。如同下述那样处理图像I的所述特征。当图像I的第一像素由数模转换器DAC，例如与R格式对应的第一数模转换器DAC1输出时，起动图像I的特征计算。所述起动是由相关联的计数器CT执行的。在非限制性实施例中，集成电路DEC_V最好包括计数器CT，而计数器CT基于数模转换器DAC1的内部时钟CLK1和图像I的垂直同步信号VS。内部时钟CLK1确定特征计算的顺序，而垂直同步信号VS确定特征计算的开始和结束。应当指出，垂直同步信号VS与TV屏幕大小，即720*576行对应，并且对于PAL/SECAM格式持续20ms。在VS的每一个上升沿，起动图像I的特征。然后在内部时钟CLK1的每一个时钟周期重新计算特征，并在数模转换器DAC1的每一个时钟本文档来自技高网...

【技术保护点】
一种用于处理数据信号（Ｉ）的多个数据样值（Ｐ）的集成电路（ＤＥＣ＿Ｖ），其中所述集成电路与计数器（ＣＴ）相关联并包括用于计算特征的装置（ＳＩＧＮ＿Ｍ），所述计数器（ＣＴ）适用于起动和停止所述数据信号（Ｉ）的特征计算，所述特征每次根据由所述集成电路（ＤＥＣ＿Ｖ）输出的所述数据信号的数据样值（Ｐ）重算。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：S布里埃，JM扬诺，D里瓦索，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]