一种高频多芯片模组的扇出型封装制造技术

本实用新型专利技术公开了一种高频多芯片模组的扇出型封装，包括塑封了若干芯片的塑封层，芯片的引脚均外露在塑封层表面，对应于芯片引脚，在塑封层一侧设置用于引出芯片引脚的重新布线层以及设置于重新布线层远离塑封层一侧的锡球，被塑封在塑封层内的芯片表面和重新布线层表面涂覆有感光性有机介电层，在每一个芯片周围的感光性有机介电层上形成若干均匀分布的点状环形缺口，并在点状环形缺口中填充铜，在感光性有机介电层上表面设置铜层，铜层上表面设置不锈钢层。采用本实用新型专利技术的设计方案，在芯片小型化的基础上，可以有效地对芯片间或者芯片与外界间的高频电磁干扰信号进行屏蔽。屏蔽。屏蔽。

【技术实现步骤摘要】
一种高频多芯片模组的扇出型封装


[0001]本技术涉及半导体封装
，特别是一种高频多芯片模组的扇出型封装。

技术介绍

[0002]随着半导体业界对系统级封装(SiP)的需求不断扩大，将多个芯片或者元件集成封装在一起构成一个具有特定功能模组的方式正在各个领域得到广泛应用，为了实现封装的小型化，需要将所集成封装的芯片和元件更加紧密的放置在一起，晶圆级扇出型封装(FOWLP)可以很好地满足SiP多芯片集成封装与封装小型化这两点要求，因而日渐成为SiP发展的重要技术方向。随着5G通讯以及AI人工智能时代的到来，在小型化的扇出型SiP封装模组中，越来越多地使用了高速处理芯片或高频射频芯片(频率超过1GHz)来进行数据的处理与传输，这些芯片在工作时会产生高频的信号辐射从而影响其它芯片的正常工作。如何对模组中的芯片(特别是高速、高频芯片或元件)进行有效地电磁屏蔽、防止它们之间的信号干扰，对于确保模组正常工作而言非常重要。
[0003]目前在扇出型封装中对于芯片间的电磁屏蔽结构，通常采用的方法有：1)在芯片和元件的周围放置金属框架做为电磁屏蔽结构，然后将其与芯片一起塑封在扇出型塑封层内。2)或者在将芯片和元件塑封后，对芯片之间的间隙位置处的塑封层进行开槽，并在槽内放入金属以起到电磁屏蔽的效果。对于第一种方法而言，针对每一个不同的模组都需要按照每一个芯片和元件的几何尺寸预先定制化制作金属框架，流程上比较繁琐，而且对于多芯片模组来说，金属框架的结构会比较复杂而且需要占用较大的面积，导致封装体积变大。对于第二种在塑封层上开槽填充金属的方法，通常塑封层上的槽体会比较宽(受限于在塑封层上开槽时较低的精度)，因此芯片之间的距离需要保持的比较大才能确保在塑封层上去顺利开槽，这样会影响封装的小型化，而且开槽会破坏已制作完成的塑封层的结构完整性，使得塑封层在整个工艺过程中的机械化学稳定性受到影响，损害工艺良率。

技术实现思路

[0004]技术目的：本技术的目的在于解决现有的封装的芯片间电磁屏蔽制作方法会影响芯片的小型化，同时可能会破坏塑封层的完整性的问题。
[0005]技术方案：为解决上述问题，本技术提供以下技术方案：
[0006]一种高频多芯片模组的扇出型封装，包括塑封了若干芯片的塑封层，芯片的引脚均外露在塑封层表面，对应于芯片引脚，在塑封层一侧设置用于引出芯片引脚和感光性有机介电层外露点的重新布线层以及设置于重新布线层远离塑封层一侧的锡球，被塑封在塑封层内的芯片表面和重新布线层表面涂覆有感光性有机介电层，在每一个芯片周围的感光性有机介电层上形成若干均匀分布的点状环形缺口，并在点状环形缺口中填充铜，在感光性有机介电层上表面设置铜层，铜层上表面设置不锈钢层。
[0007]因为增加了点状环形缺口的设计，使得铜层的下表面与芯片的下表面位于同一水
平面，使得铜层和填充的铜配合能够通过点状环形缺口对芯片进行5面包封，即将芯片的四个侧面与上表面共计5个面进行包封，感光性有机介电层，铜层，以及不锈钢层共同组成了电磁屏蔽结构，可以有效地对芯片间或者芯片与外界间的高频电磁干扰信号进行屏蔽。
[0008]进一步地，不锈钢层、铜层和感光性有机介电层均位于塑封层内。
[0009]不同于传统扇出型封装中在扇出型塑封层外部制作的电磁屏蔽层，本技术所述的电磁屏蔽结构位于扇出型塑封层的内部，因此塑封层可以对电磁屏蔽结构提供保护。
[0010]进一步地，铜层和点状环形缺口中填充的铜一体化成型。
[0011]进一步地，相邻的点状环形缺口间距为40～100um。
[0012]使得感光性有机介电层依然为连续的介电结构，能够在不影响整体性能的条件下，实现电磁屏蔽的功能。
[0013]进一步地，所述感光性有机介电层为聚酰亚胺层、PBO层或介电干膜层。
[0014]一种高频多芯片模组的扇出型封装的制备方法，包括以下步骤：
[0015]1)准备临时载片，并在临时载片上涂覆临时键合胶层；
[0016]2)在临时键合胶层的表面将芯片的引脚面朝向临时键合胶层进行贴装；
[0017]3)在芯片的表面以及芯片间空置的临时键合胶层上涂覆感光性有机介电层；
[0018]4)接着进行感光性有机介电层的光刻显影处理，使得在每一个芯片周围的环形区域处的感光性有机介电层上形成点状环形缺口；
[0019]5)采用等离子体溅镀的方法，在感光性有机介电层上溅镀铜层，同时对点状环形缺口内进行填充铜；
[0020]6)用等离子体溅镀的方法，在铜层上面溅镀一层不锈钢层；
[0021]7)对芯片、感光性有机介电层、铜层和不锈钢层共同进行塑封，形成塑封层；
[0022]8)去除临时载片和临时键合胶层，在外露芯片引脚和感光性有机介电层外露点的塑封层表面上对应制作重新布线层；
[0023]9)在重新布线层的金属焊盘上植入锡球并回流固化；
[0024]10)对所制作完成的扇出型封装体进行单元切割。
[0025]进一步地，所述感光性有机介电层为聚酰亚胺层、PBO层或介电干膜层。
[0026]进一步地，所述感光性有机介电层的厚度为3～10um，铜层厚度为5～20um，不锈钢层厚度为0.2～2um。
[0027]从上述工艺步骤可以看出，所述的电磁屏蔽结构采用薄膜工艺制作而成，无需额外占用其他塑封层空间，确保了整体封装小型化。
[0028]进一步地，所述点状环形缺口为矩形缺口，边长为10～20um。
[0029]进一步地，所述步骤8)中，重新布线层由使用光刻方法制作的有机介电层和使用电化学镀ECD的方法制成的至少一层金属导线层构成。
[0030]有益效果：本技术与现有技术相比：
[0031]1)所述的电磁屏蔽结构与芯片的外观形貌紧密贴合且具有点状环形接地触点，对芯片形成严密的5面包封，可以有效地对芯片间或者芯片与外界间的高频电磁干扰信号进行屏蔽；
[0032]2)所述的电磁屏蔽结构采用薄膜工艺制作而成，屏蔽膜的厚度比较薄(厚度仅有十几个微米量级)，因此无需额外占用过多的塑封层空间，确保了整体封装的小型化；
[0033]3)不同于传统扇出型封装中在扇出型塑封层外部制作的电磁屏蔽层，本技术所述的电磁屏蔽结构位于扇出型塑封层的内部，因此塑封层可以有效地对电磁屏蔽结构提供保护，使其更加耐用，可靠性更好。
[0034]4)不同于传统扇出型封装中的先制作塑封层然后再在扇出型塑封层上开槽(激光，或者刻蚀等方法)填充形成电磁屏蔽的结构，本技术是先制作电磁屏蔽结构然后再制作扇出型塑封层，因此在制程中无需对塑封层进行开槽，从而保持了扇出型塑封层结构的完整性，使得塑封层在整个工艺过程中的抗翘曲性能、以及机械化学稳定性不受影响，提高工艺良率。
附图说明
[0035]图1为本技术的结构示意图；
[0036]图2为本技术步骤1)结束后的结构示意图；
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高频多芯片模组的扇出型封装，其特征在于：包括塑封了若干芯片的塑封层，芯片的引脚均外露在塑封层表面，对应于芯片引脚，在塑封层一侧设置用于引出芯片引脚和感光性有机介电层外露点的重新布线层以及设置于重新布线层远离塑封层一侧的锡球，被塑封在塑封层内的芯片表面和重新布线层表面涂覆有感光性有机介电层，在每一个芯片周围的感光性有机介电层上形成若干均匀分布的点状环形缺口，并在点状环形缺口中填充铜，在感光性有机介电层上表面设置铜层，铜层上表面设置不锈钢层。2...

【专利技术属性】
技术研发人员：王新，蒋振雷，
申请(专利权)人：杭州晶通科技有限公司，
类型：新型
国别省市：